防止外围电路受损的方法及结构技术

本发明专利技术公开了一种防止外围电路受损的方法及结构，属于半导体技术领域。所述方法包括：提供已形成外围电路的衬底；在外围电路上形成第一保护层，并形成覆盖第一保护层及部分衬底上表面的隔离层；去除部分隔离层，露出所述部分衬底上表面；在剩余的隔离层及所述部分衬底上表面上形成第二保护层；刻蚀第二保护层，形成保护垫。本发明专利技术中，通过形成保护垫，有效地避免了三维存储器形成过程中产生的氢离子和氧离子对靠近存储阵列的外围器件的损坏，从而保持了外围器件良好的性能，进而确保了三维存储器成品的良率。

【技术实现步骤摘要】
防止外围电路受损的方法及结构
本专利技术涉及半导体
，尤其涉及一种防止外围电路受损的方法及结构。
技术介绍
三维存储器是一种基于平面存储器的新型产品，其主要特色是将平面结构转换为立体结构，来大大节省晶片面积，其主要包括外围电路(Periphery)和存储阵列(Core)两部分。现有的三维存储器的形成过程如图1至图4所示，通常包括：1)在衬底的外围区上形成外围电路，并在外围电路上沉积氮化硅(SiN)形成保护层；2)在保护层上进行氧化物填充并进行化学机械研磨(CMP)处理形成隔离层；3)在衬底的核心区上形成存储阵列；4)形成覆盖隔离层、部分衬底的上表面以及存储阵列的氧化物层；5)进行退火处理(AnnealProcess)。其中，在步骤3)形成存储阵列的过程中应用到大量的氨气(NH3)、氧气(O2)、硅烷(CH4)等气体，其在高温的作用下，会产生大量的氢离子(H+)和氧离子(O2-)，因而在步骤5)中，产生的氢离子和氧离子会扩散到外围电路并侵入氮化硅保护层，如图5所示，从而对靠近存储阵列的外围电路器件的性能造成不良影响，例如器件漏电、关闭电流(Ioff)变大等，进而会影响三维存储成品本文档来自技高网...

【技术保护点】
一种防止外围电路受损的方法，其特征在于，包括：提供已形成外围电路的衬底；在所述外围电路上形成第一保护层，并形成覆盖所述第一保护层及部分衬底上表面的隔离层；去除部分隔离层，露出所述部分衬底上表面；在剩余隔离层及所述部分衬底上表面上形成第二保护层；刻蚀所述第二保护层，形成保护垫。

【技术特征摘要】
1.一种防止外围电路受损的方法，其特征在于，包括：提供已形成外围电路的衬底；在所述外围电路上形成第一保护层，并形成覆盖所述第一保护层及部分衬底上表面的隔离层；去除部分隔离层，露出所述部分衬底上表面；在剩余隔离层及所述部分衬底上表面上形成第二保护层；刻蚀所述第二保护层，形成保护垫。2.根据权利要求1所述的方法，其特征在于，采用化学气相沉积法在所述外围电路上沉积氮化硅，形成第一保护层。3.根据权利要求1所述的方法，其特征在于，采用高密度等离子体化学气相沉积法在所述第一保护层及部分衬底上表面上沉积二氧化硅并进行平坦化处理，形成隔离层。4.根据权利要求1所述的方法，其特征在于，采用干法刻蚀工艺去除部分隔离层，形成隔离层倾斜的侧壁，并露出所述部分衬底上表面。5.根据权利要求1所述的方法，其特征在于，采用炉管化学气相沉积法在剩余隔离层及所述部分衬...

【专利技术属性】
技术研发人员：霍宗亮，赵治国，唐兆云，周文斌，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42