一种CDM保护电路结构制造技术

本发明专利技术公开了一种CDM(Charged Device Model)保护电路结构，适用于集成电路中ESD(Electro‑Static Discharge)保护电路的设计。其特征为：可以提高射频电路中，射频信号输入端口的CDM保护能力，其主要为在第一级ESD保护电路中，使用对电源的双向低触发的ESD保护电路，同时使用对地的双向低触发的ESD保护电路。在第二级ESD保护电路中，使用对电源的双向低触发的ESD保护电路，同时使用对地的双向低触发的ESD保护电路，在CDM事件中，当射频信号输入端口接地，此电路可以有效泄放衬底中的静电电荷，起到CDM保护作用。

CDM protection circuit structure

The invention discloses a CDM (Charged Device Model) protection circuit for integrated circuit in ESD (Electro Static Discharge) protection circuit design. Its characteristic is: can improve the protection ability of CDM in RF circuit, RF signal input port, which is mainly in the first level ESD protection circuit for power supply, using bidirectional low trigger ESD protection circuit and use of bidirectional low trigger ESD protection circuit. In the second level ESD protection circuit for power supply, using bidirectional low trigger ESD protection circuit and use of bidirectional low trigger ESD protection circuit in the CDM event, when the RF signal input port grounding, this circuit can effectively discharge electrostatic charge in the substrate, the protective effect of CDM.

【技术实现步骤摘要】
一种CDM保护电路结构
本专利技术涉及一种CDM保护电路结构，尤其涉及一种提高射频电路中，射频信号输入端口的CDM保护能力的方法。
技术介绍
随着半导体工艺制成的日益先进，芯片规模越来越大，在工艺加工，运输，测试，应用过程中出现的ESD问题越来越受到重视，特别是大规模芯片的CDM保护设计，更是芯片设计的瓶颈性问题。在大规模芯片中，数字I/O模块的CDM保护设计比较容易实现，因为数字I/O模块通常使用高压器件，采用两级ESD保护电路，并且直接在硅衬底上生产加工，CDM泄放通路比较顺畅。但是射频端口的CDM保护设计较难，主要原因是：1)为了提高射频电路的性能，射频电路使用低压器件设计，低压器件的失效电压低；2)为了保证射频电路的性能，射频电路中的信号接收端到射频端口的阻抗小。射频端口的ESD保护电路，一般使用电阻，二极管，三极管，MOS管，可控硅管实现，射频信号电压幅值很小(几十mV)，频率较高(几百MHz，或几GHz)，对ESD保护电路的寄生电容要求很高，一般采用二极管作为ESD保护器件，其电路原理图如图1所示，图1是传统射频入端口的ESD保护电路，在HBM事件中，当射频端口对VDD1测试正的ESD脉冲时，泄放通路是正向PD1到VDD1，当射频端口对VSS1测试正的ESD脉冲时，泄放通路是正向PD1到VDD1，VDD1到VSS1的ESDpowerclamp，当射频端口对VDD1测试负的ESD脉冲时，泄放通路是VDD1到VSS1的ESDpowerclamp，然后通过正向的ND1，当射频端口对VSS1测试负的ESD脉冲时，泄放通路是正向ND1，PD2和ND2的作用是钳位A点的电位，使得A点电位小于内部电路的失效电压。这种结构虽然HBM没有问题，但是CDM保护效果不好。如图2所示是传统射频输入端口的ESD保护电路的版图截面图，其中ND3是DNW和Psub间的寄生二极管，位于PM下面。ND4是DNW和Psub间的寄生二极管，PD3是PW和DNW间的寄生二极管，ND4和PD3都位于NM下面。当衬底充满正的静电电荷时，因为NM在DNW中，ND4正向开启，PD3反向关闭，没有直接到射频端口的通路，NM的栅氧不会损坏。但是PM的NW衬底和DNW连接，PM的gate接隔直电容，ND3正向开启，隔直电容连接射频端口，如果隔直电容较大，在CDM事件中等效阻抗较小，PM的gate容易损坏。
技术实现思路
本专利技术的首要目的，在于提供一种CDM保护电路结构，提高射频电路中，射频信号输入端口的CDM保护能力。其主要为在第一级ESD保护电路中，使用对电源的双向低触发的ESD保护电路(ESDclamp1)，同时使用对地的双向低触发的ESD保护电路(ESDclamp2)。在第二级ESD保护电路中，使用对电源的双向低触发的ESD保护电路(ESDclamp3)，同时使用对地的双向低触发的ESD保护电路(ESDclamp4)。在CDM事件中，各个节点间都有ESD泄放通路。当芯片充满正的静电电荷，射频信号输入端口接地时，静电电流从芯片内部流向射频信号输入端口。大部分的静电电荷通过射频信号输入端口和VSS1间的ESDclamp2，VDD1和射频信号输入端口间的ESDclamp1泄放，节点A和VSS2间的ESDclamp4，VDD2和节点A的ESDclamp3的作用是钳位A点的电位，使得此电位小于内部电路的失效电压。当芯片充满负的静电电荷，射频信号输入端口接地时，静电电流从射频信号输入端口流向芯片内部。大部分的静电电荷通过射频信号输入端口和VSS1间的ESDclamp2，VDD1和射频信号输入端口间的ESDclamp1泄放，节点A和VSS2间的ESDclamp4，VDD2和节点A的ESDclamp3的作用是钳位A点的电位，使得此电位小于内部电路的失效电压。与现有技术相比，本专利技术有如下优点：在不增加寄生电容的前提下，在CDM事件中，各个节点间都有ESD泄放通路，提高了射频电路中，射频信号输入端口的CDM保护能力。附图说明下面结合附图，对本专利技术进行详细描述图1传统的射频信号输入端口的ESD保护电路原理图；图2传统的射频信号输入端口的ESD保护电路的版图截面图；图3本专利描述的射频信号输入端口的ESD保护电路原理图；图4本专利描述的基于二极管的射频输入端口的ESD保护电路原理图；具体实施方式为使本专利技术的上述目的、特点和优点能更明显易理解，下文特例举较佳实施例，并配合所附图示，做详细说明如下：由于如图1所示的传统射频电路中，射频信号输入端口的ESD保护电路，不能提供一条VDD2到隔直电容，再到射频信号输入端口的ESD泄放通路，所以PM的栅氧容易损坏。本实施例提供的方法，提供了这样一条设计好的通路，提供了VDD2到隔直电容，再到射频信号输入端口的ESD泄放通路。如图3所示，其中的ESDclamp1不仅有射频信号输入端口到VDD1的低阻通路，而且还提供了VDD1到射频信号输入端口的低阻通路，其中的ESDclamp3不仅有节点A到VDD2的低阻通路，而且还提供了VDD2到节点A的低阻通路。使得VDD1或VDD2上的静电电荷能够顺畅泄放，保护PM的栅氧。如图4所示是本专利描述的基于二极管的射频输入端口的ESD保护电路原理图，在图1所示的传统射频信号输入端口的ESD保护电路基础上，增加PD4～PD11，其中ESDclamp1中增加PD5～PD7，ESDclamp2中增加PD4，ESDclamp3中增加PD8～PD10，ESDclamp4中增加PD11。当芯片充满正的静电电荷，射频信号输入端口接地时，静电电流从芯片流向射频信号输入端口。大部分的静电电荷通过ESDclamp2中的ND1泄放，小部分的静电电荷通过ESDclamp1中PD5～PD7泄放。ESDclamp3中的PD8～PD10提供了VDD2到隔直电容的泄放通路，ESDclamp4中的ND2提供了VSS2到隔直电容的泄放通路，它们钳位了A点的电位，使得此电位小于内部电路的失效电压。当芯片充满负的静电电荷，射频信号输入端口接地时，静电电流从射频信号输入端口流向芯片。大部分的静电电荷通过ESDclamp2中的PD4泄放，小部分的静电电荷通过ESDclamp1中PD1泄放。ESDclamp3中的PD2提供了VDD2到隔直电容的泄放通路，ESDclamp4中的PD11提供了VSS2到隔直电容的泄放通路，它们钳位了A点的电位，使得此电位小于内部电路的失效电压。注意，在本文件中使用的任何术语不应当被认为限制本专利技术的范围。本领域的技术人员将理解，本专利技术并不限于上述的实施例，并且不脱离由所附权利要求书定义的本专利技术的范围，可以做出很多修改和增加。本文档来自技高网...

【技术保护点】
一种CDM保护电路结构其特征在于，电路结构由第一级ESD保护电路和第二级保护电路，其中：在所述第一级ESD保护电路中，使用对电源的双向低触发的ESD保护电路，同时使用对地的双向低触发的ESD保护电路；在所述第二级ESD保护电路中，使用对电源的双向低触发的ESD保护电路，同时使用对地的双向低触发的ESD保护电路。

【技术特征摘要】
1.一种CDM保护电路结构其特征在于，电路结构由第一级ESD保护电路和第二级保护电路，其中：在所述第一级ESD保护电路中，使用对电源的双向低触发的ESD保护电路，同时使用对地的双向低触发的ESD保护电路；在所述第二级ESD保护电路中，使用对电源的双向低触发的ESD保护电路，同时使用对地的双向低触发的ESD保护电路。2.根据权利要求1所述的电路，其特征在于，所述第一级ESD保护电路由ESDclamp1和ESDclamp2组成，所述第二级ESD保护电路由ESDclamp3和ESDclamp4组成；当芯片充满正的静电电荷，射频信号输入端口接地时，静电电流从芯片内部流向射频信号输入端口，大部分的静电电荷通过射频信号输入端口和VSS1间的ESDclamp2，VDD1和射频信号输入端口间的ESDclamp1泄放，...

【专利技术属性】
技术研发人员：孙磊，孙旭光，李志国，
申请(专利权)人：北京中电华大电子设计有限责任公司，
类型：发明
国别省市：北京,11