一种基于忆组器的异或门电路及设计制作方法技术

本发明专利技术公开了一种基于忆组器的异或门电路及设计制作方法，解决了现有的基于忆阻器的辅助逻辑MACIG门集合不完整的问题，本发明专利技术提供了一种新型的基于忆阻器的异或门的设计方法。本发明专利技术的异或门是基于MAGIC的或门基础上进行改进的。通过在或门电路的输出忆阻器两端并联一个忆阻器，改进后的门电路可以获得正确的异或门逻辑操作结果。异或门选用的电路元件少，只需要4个忆阻器。其激励电压序列简单，只需要一个稳定不变的外加激励源。而且，异或门的耗能低，只需要加入短时间的电压即可实现异或门的逻辑操作。此外，异或门的电路结构简单，尺寸小。

XOR gate circuit based on memory device and design method

The invention discloses a manufacturing method based on XOR gate circuit and memory device design group, solve the auxiliary logic MACIG gate memristor incomplete sets based on the existing problems, the present invention provides a new design method of memristor based on XOR gate. The exclusive OR gate of the present invention is improved on the basis of MAGIC or gate. By adding a memristor in parallel to the output memristor at the gate or circuit, the improved gate circuit can achieve the correct XOR gate logical operation results. Exclusive OR gate uses fewer circuit components and requires only 4 memristor. The excitation voltage sequence is simple, and only a stable and constant external excitation source is needed. Moreover, the XOR gate has low energy consumption, and the logic operation of XOR gate can be realized only by adding a short time voltage. In addition, the circuit of XOR gate is simple in structure and small in size.

【技术实现步骤摘要】
一种基于忆组器的异或门电路及设计制作方法
本专利技术涉及忆组器相关
，特别是涉及一种基于忆组器的异或门电路及设计制作方法。
技术介绍
在过去的几十年，采用CMOS工艺的超大规模集成电路制造行业一直专注于缩小晶体管，通过缩小晶体管的尺寸实现芯片性能提升，且保持着两年一次翻倍的速度稳定发展。这种方法是近50年内半导体工业技术和经济革命的发展源泉。然而，电子设计的重点需要转移到不仅仅是尺寸越来越微小，而且是越来越有能力的设备。1971年，华裔科学家蔡少棠教授提出忆阻器的概念，由于该元件的电阻值能随着流经的电荷量的改变而改变，通俗来说，忆阻器能够记住流经它的电荷量，因此，蔡少棠教授将单词memory和resistor合并为memristor，作为忆阻器的英文名。在提出概念之后的三十几年里，学者们对忆阻器的研究进展的十分缓慢。直到2008年，惠普实验室发现了一种纳米双端电阻开关水平阵列，并在《NATURE》杂志上发表论文，称已制备出世界上首个纳米尺寸的TiO2忆阻器元件，并且通过实验证实了该器件的开关特性与蔡少棠教授所预测的忆阻器特性相一致，立即引起了众多学者和工程师们的浓厚兴趣。电气和电子工程师协会IEEE在其综述杂志《IEEESpectrum》上评价忆阻器是“近25年最伟大的电子器件专利技术”，美国著名期刊《TIMES》杂志也对忆阻器给予了高度评价，称之为“2008年最佳专利技术之一”。忆阻器的专利技术可以和晶体管的专利技术相媲美，是电子信息
发展史上的里程碑。纳米级尺寸的忆阻器使人们相信忆阻器是一种可能延续Moore定律的全新候选技术之一。忆阻器的出现提供了一个新的研究方向。与以往的例子不同，忆阻器的计算公式结合了其本身对记忆信息的处理和存储，它具有非易失性、耗能低等良好的性能优点。目前，计算机系统的电路结构仍然是由大量的半导体元器件焊接而成，有很多劣势，例如断电丢失、耗能高、电路密度低等缺点。将忆阻器应用于计算机系统的构建，将有效地改进上述问题。电路结构最基础的单元即是逻辑门。基于忆阻器的计算机系统的实现，最为重要而基础的课题即是基于忆阻器的逻辑门的实现。基于忆阻器的逻辑门可以使现有集成电路的密度更高、尺寸更小、运算速度更快、使用器件更少。然而，到目前为止还没有标准的逻辑设计方法存在。基于忆阻器的实质蕴含逻辑IMPLY(Memristor-BasedMaterialImplication)，通过使用忆阻器开关可以实现状态逻辑。在这个逻辑运算中，使用阻值代替电压和电荷作为逻辑变量。实质蕴含逻辑IMP加上取非操作NOT在数学上是逻辑完备的，取非操作可以通过清零来实现。使用两个忆阻器作为逻辑门的输入端，忆阻器的阻值即是逻辑值，通过外加偏置电压改变阻值，实现逻辑操作，运算结果存储在忆阻器中。但是，使用基于忆阻器的蕴含逻辑实现与或非等基本逻辑操作，需要复杂的输入电压序列且使用的元器件更多。针对IMPLY门的驱动电压复杂以及元件过多的问题，一种全新的忆阻器辅助逻辑门MAGIC(Memristor-AidedLogic)被提出。与IMPLY门不同，MAGIC门需要依据不同逻辑门的真值表来设计不同的门电路。外加电压激励不变，通过对忆阻器的进行不同方式的串、并联，实现逻辑运算。然而，MAGIC逻辑门集合只有基本的逻辑门，缺少其他的辅助逻辑门，例如异或门。如果使用已有的逻辑门电路搭建异或门，需要的逻辑器件较多，且对电路参数取值范围的计算会更加复杂。
技术实现思路
为了解决上述存在的问题，本专利技术提供一种基于忆组器的异或门电路及设计制作方法，针对现有MACIG门集合不完整的问题，重新设计了忆组器的异或门电路，其选用的电路元件少，激励电压序列简单，耗能低，电路结构简单，尺寸小，为达此目的，本专利技术提供一种基于忆组器的异或门电路，所述忆组器的异或门电路选用4个阈值自适应忆阻器搭建，其特征在于：所述4个阈值自适应忆阻器中两个忆阻器Rin1,Rin2作为输入忆阻器一个忆阻器作为输出忆阻器Rout一个忆阻器作为辅助忆阻器Raid，作为输入忆阻器的两个忆阻器Rin1,Rin2串联后再与输出忆阻器Rout串联，所述输出忆阻器Rout两端并联1个辅助忆阻器Raid，所述两个忆阻器Rin1,Rin2的阻值为逻辑门的输入值，所述输出忆阻器Rout的阻值逻辑门的输出值。本专利技术所述辅助忆阻器Raid具有阈值电流ion_aid，其取值范围是：本专利技术所述输入忆阻器具有阈值电流ion_in，其取值范围是：本专利技术所述输出忆阻器Raid具有阈值电流ion_out，其取值范围是：本专利技术提供一种基于忆组器的异或门电路设计制作方法，包括以下步骤：步骤1：选用4个阈值自适应忆阻器搭建电路；步骤2：依照电路图，将两个忆阻器Rin1,Rin2作为输入忆阻器串联，再与输出忆阻器Rout串联，在Rout两端并联1个辅助忆阻器Raid；步骤3：逻辑门的输入值为Rin1,Rin2的阻值，逻辑门的输出值为Rout的阻值；其中高阻值代表逻辑0，低阻值代表逻辑1；给Rin1,Rin2写入逻辑门的输入值，给Rout,Raid写入高阻值逻辑0；步骤4：给电路加上电压V0，经过逻辑操作，逻辑门的输出值存储在Rout中。本专利技术所述步骤2包括如下步骤：步骤201：在Rout两端并联1个辅助忆阻器Raid；步骤202：辅助忆阻器Raid具有阈值电流ion_aid，其取值范围是：步骤203：输入忆阻器Rin1,Rin2具有阈值电流ion_in，其取值范围是：步骤204：输出忆阻器Rout具有阈值电流ion_out，其取值范围是：本专利技术一种基于忆组器的异或门电路及设计制作方法，与现有IMPLY异或门技术相比，本专利技术具有以下优点：1.选用的电路元件少，IMPLY的异或门需要5个忆阻器与1个电阻，本专利技术只需要4个忆阻器。2.激励电压序列简单，IMPLY的异或门的激励电压序列有13步操作，本专利技术只需要一个稳定不变的外加激励源。3.耗能低，IMPLY异或门需要5个电源激励，且通电时间长，本专利技术的只需要加入短时间的电压即可实现异或门的逻辑操作。4.电路简单尺寸小，从电路图可得，IMPLY异或门电路复杂，尺寸大，本专利技术电路结构简单，尺寸小。附图说明图1为MAGIC或门电路图；图2为忆阻器阻值变化特性；图3为MAGIC异或门电路图；图4为IMPLY异或门电路图；图5a为异或门输入为(0,0)时的输出结果；图5b为异或门输入为(0,1)时的输出结果；图5c为异或门输入为(1,0)时的输出结果；图5d为异或门输入为(1,1)时的输出结果。具体实施方式下面结合附图与具体实施方式对本专利技术作进一步详细描述：本专利技术的异或门是基于MAGIC的与门基础上进行改进的。首先将与门的电路参数重新限制，使其表现出或门的特性。如图1为MAGIC的与门电路。逻辑门的逻辑状态需要用忆阻器的阻值代表，高电阻和低电阻分别视为逻辑0和逻辑1。简而言之，Roff作为逻辑0，Ron作为逻辑1。忆阻器的逻辑状态即为逻辑门的输入和输出。在与门AND的基础上，电路结构不变，对电路的参数重新限制，可以获得一种创新的或门OR的实现方式。在输入组合为(0,0)时，输出忆阻器变为高阻态不变。在其他输入组合下，输出忆阻器的阻态变为低阻态逻辑1。对电压V0作如下的限定：针本文档来自技高网...

【技术保护点】
一种基于忆组器的异或门电路，所述忆组器的异或门电路选用4个阈值自适应忆阻器搭建，其特征在于：所述4个阈值自适应忆阻器中两个忆阻器R

【技术特征摘要】
1.一种基于忆组器的异或门电路，所述忆组器的异或门电路选用4个阈值自适应忆阻器搭建，其特征在于：所述4个阈值自适应忆阻器中两个忆阻器Rin1,Rin2作为输入忆阻器一个忆阻器作为输出忆阻器Rout一个忆阻器作为辅助忆阻器Raid，作为输入忆阻器的两个忆阻器Rin1,Rin2串联后再与输出忆阻器Rout串联，所述输出忆阻器Rout两端并联1个辅助忆阻器Raid，所述两个忆阻器Rin1,Rin2的阻值为逻辑门的输入值，所述输出忆阻器Rout的阻值逻辑门的输出值。2.根据权利要求1所述的一种基于忆组器的异或门电路，其特征在于：所述辅助忆阻器Raid具有阈值电流ion_aid，其取值范围是：所述输入忆阻器具有阈值电流ion_in，其取值范围是：所述输出忆阻器Raid具有阈值电流ion_out，其取值范围是：3.一种基于忆组器的异或门电路设计制作方法，其特征在于：包括以下步骤：步骤1：选用4个阈值自适应忆...

【专利技术属性】
技术研发人员：裴文江，张一丹，王开，夏亦犁，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏,32