逻辑电路制造技术

一种逻辑电路包括降压元件、第一逻辑单元以及第一开关元件。降压元件耦接于系统供应电源端，用以根据系统供应电源端所供应的系统电压提供低于系统电压的第一内部供应电压。第一逻辑单元接收第一内部供应电压并输出第一逻辑信号。第一开关元件根据第一控制信号，选择将第一逻辑单元耦接至接地节点。本发明专利技术能够在只增加一个降压元件而不额外增加电路复杂度的情况下，有效降低栅极漏电流。

【技术实现步骤摘要】

本专利技术是有关于一种低漏电流的逻辑电路，特别是有关于一种降低栅极漏电流的逻辑电路。
技术介绍
随着半导体制造工艺的不断进步，栅极氧化层的厚度也随之降低，然而较薄的栅极氧化层却使得栅极漏电流随之增加，进而产生电路操作于待机状态时静态电流过大的问题。为了降低栅极漏电流的影响，通常是将半导体制造工艺的栅极氧化层的厚度增加，如此以来栅极漏电流随之降低，伴随而来的是饱和电流(IDSAT)的下降，使得电路的效能受到很大的影响。再者，我们需要一个有效降低栅极漏电流的装置与方法，来进一步提升先进制造工艺的效能。
技术实现思路
本专利技术的主要目的是提供一种逻辑电路，用于解决上述需要有效降低栅极漏电流的问题。有鉴于此，本专利技术提出一种逻辑电路，包括：一降压元件，耦接于一系统供应电源端，用以根据上述系统供应电源端所供应的一系统电压提供低于上述系统电压的一第一内部供应电压；一第一逻辑单元，接收上述第一内部供应电压并输出一第一逻辑信号；以及一第一开关元件，根据一第一控制信号选择将上述第一逻辑单元耦接至一接地节点。根据本专利技术的一实施例，上述降压元件为N型半导体，包括耦接至上述系统供应电压端的栅极端、耦接至上述系统供应电压端的漏极端以及提供上述第一内部供应电压的源极端，上述第一逻辑单元为反相器，上述第一开关元件为N型半导体，包括接收上述第一控制信号的栅极端、耦接至上述第一逻辑单元的漏极端以及耦接至上述接地节点的源极端。根据本专利技术的一实施例，还包括：一第二开关元件，根据一第二控制信号选择将上述系统电压提供至上述第一逻辑单元，其中上述第二控制信号为上述第一控制信号的反相；一第二逻辑单元，耦接至上述接地节点以及上述第一逻辑单元，并根据上述第一逻辑信号输出一第二逻辑信号；以及一第三开关元件，根据上述第二控制信号选择将上述系统电压提供至上述第二逻辑单元。根据本专利技术的一实施例，其中上述第一逻辑单元以及上述第二逻辑单元操作于一待机模式以及一操作模式，其中当上述第一逻辑单元以及上述第二逻辑单元操作于上述待机模式时，上述第一控制信号为低逻辑电平而上述第二控制信号为高逻辑电平，上述第二开关元件以及上述第三开关元件不导通，上述降压元件提供上述第一内部供应电压至上述第一逻辑单元，上述第一开关元件停止将上述第一逻辑单元耦接至上述接地节点，其中当上述第一逻辑单元以及上述第二逻辑单元操作于上述操作模式时，上述第一控制信号为高逻辑电平而上述第二控制信号为低逻辑电平，上述第一开关元件将上述第一逻辑单元耦接至上述接地节点，上述第二开关元件将上述系统电压提供至上述第一逻辑单元以及上述第三开关元件将上述系统电压提供至上述第二逻辑单元。根据本专利技术的一实施例，其中上述第二开关元件为P型半导体，包括接收上述第二控制信号的栅极端、耦接至上述第一逻辑单元的漏极端以及耦接至上述系统供应电源端的源极端，上述第二逻辑单元为反相器，上述第三开关元件为P型半导体，包括接收上述第二控制信号的栅极端、耦接至上述第二逻辑单元的漏极端以及接收上述系统电压的源极端。本专利技术还提出一种逻辑电路，包括：一降压元件，耦接于一系统供应电源端，用以根据上述系统供应电源端所供应的一系统电压提供低于上述系统电压的一第一内部供应电压；多个逻辑单元，包括：多个第一逻辑单元，接收上述第一内部供应电压；以及多个第二逻辑单元，接收上述系统电压并耦接至一接地节点，其中上述第一逻辑单元以及上述第二逻辑元件交替排列地串联；以及一第一开关元件，根据一第一控制信号选择将上述第一逻辑单元耦接至一接地节点。根据本专利技术的一实施例，上述降压元件为N型半导体，包括栅极端耦接至上述系统供应电压端的栅极端、耦接至上述系统供应电压端的漏极端以及提供上述第一内部供应电压的源极端，上述逻辑单元为多个反相器，上述第一开关元件为N型半导体，包括栅极端接收上述第一控制信号的栅极端、耦接至上述第一逻辑单元的漏极端以及耦接至上述接地节点的源极端。根据本专利技术的一实施例，还包括：一第二开关元件，根据一第二控制信号选择将上述系统电压提供至上述第一逻辑单元，其中上述第二控制信号为上述第一控制信号的反相；以及一第三开关元件，根据上述第二控制信号选择将上述系统电压提供至上述第二逻辑单元。根据本专利技术的一实施例，上述逻辑单元切换于一待机模式以及一操作模式，其中当上述第一逻辑单元以及上述第二逻辑单元操作于上述待机模式时，上述第一控制信号为低逻辑电平而上述第二控制信号为高逻辑电平，上述第二开关元件以及上述第三开关元件不导通，上述降压元件提供上述第一内部供应电压至上述第一逻辑单元，上述第一开关元件停止将上述第一逻辑单元耦接至上述接地节点，其中当上述第一逻辑单元以及上述第二逻辑单元操作于上述操作模式时，上述第一控制信号为高逻辑电平而上述第二控制信号为低逻辑电平，上述第一开关元件将上述第一逻辑单元耦接至上述接地节点，上述第二开关元件将上述系统电压提供至上述第一逻辑单元以及上述第三开关元件将上述系统电压提供至上述第二逻辑单元。根据本专利技术的一实施例，上述第二开关元件为P型半导体，包括接收上述第二控制信号的栅极端、耦接至上述第一逻辑单元的漏极端以及耦接至上述系统供应电源端的源极端，上述第二逻辑单元为反相器，上述第三开关元件为P型半导体，包括接收上述第二控制信号的栅极端、耦接至上述第二逻辑单元的漏极端以及接收上述系统电压的源极端。本专利技术能够在只增加一个降压元件而不额外增加电路复杂度的情况下，有效降低栅极漏电流达90％之多。附图说明图1是显示根据本专利技术的一实施例所述的逻辑电路的方块图；图2是显示根据本专利技术的一实施例所述的逻辑电路的电路图；图3是显示根据本专利技术的一实施例所述的栅极漏电流对栅极-源极两端电压的关系图。符号说明：100逻辑电路；101降压元件；102第一逻辑单元；103第一开关元件；104第二逻辑单元；105第二开关元件；106第三开关元件；200逻辑电路；201第一反相器；202第二反相器；203第一N型半导体；204第二N型半导体；205第一P型半导体；206第二P型半导体；207与非门；301区域；VCC系统电压；VIC第一内部供应电压；VT临限电压；VGS栅极-源极两端电压；IG栅极漏电流；SC第一控制信号；SD第二控制信号；SF第一逻辑信号；SG第二本文档来自技高网...

【技术保护点】
一种逻辑电路，其特征在于，包括：一降压元件，耦接于一系统供应电源端，用以根据所述系统供应电源端所供应的一系统电压提供低于所述系统电压的一第一内部供应电压；一第一逻辑单元，接收所述第一内部供应电压并输出一第一逻辑信号；以及一第一开关元件，根据一第一控制信号选择将所述第一逻辑单元耦接至一接地节点。

【技术特征摘要】
1.一种逻辑电路，其特征在于，包括：
一降压元件，耦接于一系统供应电源端，用以根据所述系统供应电源端所供应的
一系统电压提供低于所述系统电压的一第一内部供应电压；
一第一逻辑单元，接收所述第一内部供应电压并输出一第一逻辑信号；以及
一第一开关元件，根据一第一控制信号选择将所述第一逻辑单元耦接至一接地节
点。
2.如权利要求1所述的逻辑电路，其特征在于，所述降压元件为N型半导体，
包括耦接至所述系统供应电压端的栅极端、耦接至所述系统供应电压端的漏极端以及
提供所述第一内部供应电压的源极端，所述第一逻辑单元为反相器，所述第一开关元
件为N型半导体，包括接收所述第一控制信号的栅极端、耦接至所述第一逻辑单元
的漏极端以及耦接至所述接地节点的源极端。
3.如权利要求1所述的逻辑电路，其特征在于，还包括：
一第二开关元件，根据一第二控制信号选择将所述系统电压提供至所述第一逻辑
单元，其中所述第二控制信号为所述第一控制信号的反相；
一第二逻辑单元，耦接至所述接地节点以及所述第一逻辑单元，并根据所述第一
逻辑信号输出一第二逻辑信号；以及
一第三开关元件，根据所述第二控制信号选择将所述系统电压提供至所述第二逻
辑单元。
4.如权利要求3所述的逻辑电路，其特征在于，所述第一逻辑单元以及所述第
二逻辑单元操作于一待机模式以及一操作模式，其中当操作于所述待机模式时，所述
第一控制信号为低逻辑电平，所述第二开关元件以及所述第三开关元件不导通，所述
降压元件提供所述第一内部供应电压至所述第一逻辑单元，所述第一开关元件停止将
所述第一逻辑单元耦接至所述接地节点，其中当操作于所述操作模式时，所述第一控
制信号为高逻辑电平，所述第一开关元件将所述第一逻辑单元耦接至所述接地节点，
所述第二开关元件将所述系统电压提供至所述第一逻辑单元以及所述第三开关元件
将所述系统电压提供至所述第二逻辑单元。
5.如权利要求3所述的逻辑电路，其特征在于，所述第二开关元件为P型半导

\t体，包括接收所述第二控制信号的栅极端、耦接至所述第一逻辑单元的漏极端以及耦
接至所述系统供应电源端的源极端，所述第二逻辑单元为反相器，所述第三开关元件
为P型半导体，包括接收所述第二控制信号的栅极端、耦接至所述第二逻辑单元的漏
极端以及接收所述系统电压的源极端。
6.一种...

【专利技术属性】
技术研发人员：梁志玮，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71