【技术实现步骤摘要】
本专利技术涉及ー种异或/同或门电路，尤其是涉及ー种低功耗异或/同或门电路。
技术介绍
CMOS电路的功耗已经成为当前集成电路设计领域所面临的最大挑战之一。近年来随着芯片エ艺技术的快速发展，芯片的特征尺寸进入纳米级。电路工作速度的不断提高和规模的持续增大以及漏功耗的指数增长，导致芯片功耗急剧增大，减小芯片功耗已成为急需解决的关键技术问题。芯片的功耗急剧增大会引起诸多问题。芯片的功耗增大所引起的升温会使芯片上的元器件的可靠性下降，从而导致芯片的稳定性降低，同时也会给芯片的封装和散热带来问题。芯片的功耗增大还会带来能源浪费与环保的问题。随着集成电路设计技术和エ艺技术的快速发展，集成电路芯片的规模和复杂度呈指数上升，集成电路设计技术由晶体管级、逻辑单元级设计进入到了专用集成电路(Application Specific Integrated Circuit,简称ASIC)设计的时代。ASIC是面向特定用户需求的集成电路，与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。数字ASIC设计以半定制设计为主。数字ASIC的半定制设计方...
【技术保护点】
一种低功耗异或/同或门电路，其特征在于：包括输入反相器模块、互补传输管逻辑模块和差分串联电压开关逻辑模块，所述的输入反相器模块包括第一PMOS管、第一NMOS管、第二PMOS管和第二NMOS管，所述的互补传输管逻辑模块包括第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，所述的差分串联电压开关逻辑模块包括第三PMOS管和第四PMOS管，所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三PMOS管的源极及所述的第四PMOS管的源极均与电源正端相连接，所述的第一NMOS管的源极和所述的第二NMOS管的源极均接地，所述的第一PMOS管的栅极、所述的第...
【技术特征摘要】
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。