一种低功耗高可靠性上电复位电路制造技术

一种低功耗高可靠性上电复位电路，属于集成电路领域。该低功耗高可靠性上电复位电路由电源检测电路，延迟电路以及异或电路组成。延迟电路中采用新型的延迟单元，在不采用传统意义的大电容条件下，可以达到上百微妙的延迟，有效减少了芯片面积，同时提高了芯片的可靠性。本电路采用全MOS管结构，使用带施密特功能反相器来抵抗电源噪声，并且在电路复位后，其静态功耗基本为零。

【技术实现步骤摘要】

本发 明涉及一种上电复位电路，属于集成电路领域。
技术介绍
上电复位电路通过检测电源电压的变化来控制芯片进入初始工作状态。当电源电压从零电压上升到正常工作电压时，上电复位电路将产生一个上电复位矩形脉冲对芯片进行复位，使整个芯片电路做好接收和处理信号的准备，并开始进入正常工作状态。上电复位矩形脉冲对芯片复位是否有效决定着上电复位电路工作的可靠性，同时上电复位电路的功耗和面积也是设计中需要考虑的问题。如果当电源电压上升比较缓慢，上电复位矩形脉冲出现的时候，整个芯片电源电压还没有稳定，以此会存在上电复位失效，导致整个芯片复位的正常工作。一般电源上电在100微妙以内，如果上电复位电路中的延迟电路可以延迟100微妙以上，那么有效避免以前出现复位失效的问题。采用反相器和大电容的延迟方式很难满足上电复位电路大延迟的要求，因为反相器的导通电阻很小，为了达到100微妙的延迟，电容面积很大，是芯片无法接受的。因此在上电复位电路中，小面积大电容的延迟电路设计十分关键。中国专利CN102497181A中，描述了一种超低功耗上电复位电路。其专利通过采用由NMOS管和PMOS管构成的反相器和电容C2作为延迟单元，即使反相器采用倒比管设计，仍然需要足够大面积的电容C2才能保证上电复位电路的可靠性，而大电容C2不利于CMOS的集成度，加大了芯片的成本，其电路如图I所示。
技术实现思路
本专利技术的目的是为了满足上电复位电路大延迟的要求，保证上电复位电路工作的可靠性，特提供一种低功耗高可靠性上电复位电路，当芯片进入初始工作状态时，以保证其进入正常工作状态。本专利技术提出的一种低功耗高可靠性上电复位电路，由电源检测电路，延迟电路以及异或电路组成。其中电源检测电路采用PMOS晶体管、NMOS晶体管和带施密特功能反相器INVl构成，基于MOS管的阈值电压对电源进行检测，当电源电压超过一定值后，开启偶接于电源电压和电容之间的MOS管，对电容进行充电，当电容电压达到一定值，带施密特功能反相器输出下降沿的阶跃信号。延迟电路有两个延迟单元构成，延迟单元delayl和延迟单元delay2,延迟单元为自身反馈设计。该电路是接受电源检测电路输出的阶跃信号进行不同时间的延迟，产生两个不同延迟时间的阶跃信号。异或电路对延迟电路产生两个不同延迟时间的阶跃信号进行异或，输出上电复位矩形脉冲，对芯片进行复位。因此，当电源上电后，用作检测电容的MOS管通过对电容充电，当作为电容的MOS管栅电压达到带施密特功能反相器INVl的翻转点时，带施密特功能反相器INVl将输出向下的阶跃信号，该阶跃信号经过延迟电路后，产生一个不同延迟时间的两个阶跃信号，通过异或电路将其两个不同延迟时间的阶跃信号进行异或，输出上电复位矩形脉冲，对芯片进行复位。本专利技术提出的一种低功耗高可靠性上电复位电路中的MOS管，包括用于充当电容的MOS管都采用普通尺寸设计。延迟电路可采用多个延迟单元串联，增加对于阶跃信号的延迟时间，以应对特殊情况的电源上电，比如说电源上电时间超过一百微妙。其中延迟单元采用自身反馈设计，用以处于亚阈值MOS管的源漏电阻和MOS管栅电容来作为RC延迟。因为MOS管在亚阈值区的源漏电阻相对于饱和区的源漏电阻大上几百 甚至上千百，以此普通尺寸MOS管所提供的栅电容就能使延迟单元达到上百微秒的延迟。同时，延迟单元采用自身反馈设计的方式，可以避免延迟单元中节点电压不能升到电源电压所带来的不稳定状态，提高电路可靠性。本专利技术的一种低功耗高可靠性上电复位电路具有如下优点I、采用新型的延迟电路结构，提供上百微妙的延迟，保证上电复位电路的可靠性；2、上电复位电路没有采用传统的大电容，有效减少芯片面积；3、上电复位过程结束后，上电复位电路不再损耗电流，功耗低；4、电路设计中用带斯密特功能反相器替代普通反相器，带施密特功能反相器具有迟滞效果，使得电路抗电源噪声能力加强。附图说明图I为专利CN102497181A的上电复位电路图。图2为本专利技术的低功耗高可靠性上电复位电路图。图中数字1、2、3、4、5、6、7和8代表各节点标号。图3为带施密特功能反相器电路图，是图2中带施密特功能反相器的具体电路。图中数字9、10、11和12代表各节点标号。图4为延迟单元电路图，是图2中延迟单元的具体电路。图中13、14、15、16、17、18、19、20、21和22代表各节点标号，其中节点标号相同表示用导线连接。图5为低功耗高可靠性上电复位电路复位过程中的关键节点信号图。图6为延迟单元工作状态等效图。图7为低功耗高可靠性上电复位电路复位过程中消耗的总电流图。具体实施方案结合附图通过实施例进一歩详细说明本专利技术本专利技术的一种低功耗高可靠性上电复位电路，由电源检测电路，延迟电路以及异或电路组成，如附图2所示。其具体电路结构如下在此说明PMOS晶体管、NMOS晶体管在以下文件和附图标注分别用管P、管N表示，管P、管N的排列序号用数字表示，如第一 PMOS管P1、第二 PMOS管P2，第一 NMOS管NI、第二 NMOS管N2等依次排列。所述的电源检测电路包括PMOS管P1、管P2、管P3、NMOS管NI、管N2、管N3、管N4和带施密特功能反相器INVl。其中，PMOS管Pl源漏短接并偶接于电源电压VDD，栅偶接于第I节点。NMOS管NI栅漏短接并偶接于上述第I节点，源端偶接于第2节点，管N2栅漏短接并偶接于上述第2节点，源端偶接于第3节点。管N3栅漏短接并偶接于上述第3节点，源端偶接于地电压GND。PMOS管P2的源漏分别偶接于电源电压VDD和第4节点，栅端偶接于第I节点。管N4源漏短接并偶接于地电压GND，栅端偶接于第4节点。管P3栅源短接并偶接于电源电压VDD，漏端偶接于第4节点。带施密特功能反相器INVl输入端偶接于第4节点，输出点偶接于第5节点，第5节点作为电源检测电路的输出端，输出阶跃信号。所述的延迟电路对电源检测电路的输出阶跃信号进行不同时间的延迟，输出两个不同延迟时间的阶跃信号，其两个阶跃信号的阶跃相隔时间决定了上电复位矩形脉冲的时间览度。所述的延迟电路包括延迟单元delayl和延迟单元delay2。其中延迟单元delayl的输入端偶接于第5节点,输出端偶接于第6节点,延迟单元delay2的输入端偶接于第6节点，输出端偶接于第7节点，第6节点和第7节点分别作为延迟电路两个不同延迟时间的阶跃信号的输出端。所述的异或电路对延迟电路输出的两个不同延迟的阶跃信号进行进行异或，信号以产生上电复位矩形脉冲，异或电路由一个简单的异或逻辑门XOR构成。其中异或逻辑门的两个输入端偶接于第6节点和第7节点，输出端偶接于第8节点。第8节点作为整个上电复位电路的输出端产生上电复位矩形脉冲输出Vout。所述的带斯密特功能反相器电路，可以改善阶跃信号的陡峭度以及提供迟滞效果，如附图3所示。所述的带施密特功能反相器包括PMOS管P4、管P5、管P6、NMOS管N5、管N6和管N7，其中管P4的源漏分别偶接于电源电压VDD和第10节点，栅端偶接于第9节点(vin)；管P5的源漏分别偶接于第10节点和第12节点，栅端偶接于第9节点(vin);管P6的源漏分别偶接于第10节点和地电压GND，栅端偶接于第12节点(vout) ;NM0S管N5的源漏本文档来自技高网...

【技术保护点】
一种低功耗高可靠性上电复位电路，包含电源检测电路，延迟电路以及异或电路，其特征在于：电源检测电路：采用PMOS晶体管、NMOS晶体管和带施密特功能反相器INV1构成，用基于MOS管的阈值电压对电源进行检测，当电源电压超过一定值后，开启偶接于电源电压和电容之间的MOS管，对电容进行充电，当电容电压达到一定值，带施密特功能反相器输出下降沿的阶跃信号；延迟电路：由延迟单元(Delay1)和延迟单元(Delay2)构成，对电源检测电路输出的阶跃信号进行不同时间的延迟，产生两个不同延迟时间的阶跃信号；当电源上电后，用作检测电容的MOS管通过对电容充电，当作为电容的MOS管栅电压达到带施密特功能反相器INV1的翻转点时，带施密特功能反相器INV1将输出向下的阶跃信号，该阶跃信号经过延迟电路后，产生一个不同延迟时间的两个阶跃信号，此处两个不同延迟时间的阶跃信号通过异或电路进行异或，输出上电复位矩形脉冲，对芯片进行复位。

【技术特征摘要】

【专利技术属性】
技术研发人员：宁宁，王成碧，胡勇，李天柱，赵思源，李华省，吴霜毅，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：