一种用于锁相环型频率合成器的自动调谐电路，有频率合成器、第一迟滞比较器、第二迟滞比较器、第三迟滞比较器、开关电容控制电路、复位控制电路和复位电荷泵电路，第一迟滞比较器的一输入端连接参考电压Vmax，第二迟滞比较器的一输入端连接参考电压Vmin，第三迟滞比较器的一输入端连接参考电压Vrst，第一迟滞比较器、第二迟滞比较器和第三迟滞比较器的另一输入端连接振荡器的控制电压Vctrl，第一迟滞比较器、第二迟滞比较器的输出均分别连接开关电容控制电路和复位控制电路，第三迟滞比较器的输出连接复位控制电路，开关电容控制电路的输出连接频率合成器中的数控电容开关，复位电荷泵电路还连接滤波器。本发明专利技术结构简单、易于实现且可靠性高。
【技术实现步骤摘要】
本专利技术涉及一种调谐电路。特别是涉及一种集成电路中的用于锁相环型频率合成器的自动调谐电路
技术介绍
在无线通信领域中，高性能的频率源是通信设备、雷达、电子侦察和对抗设备、紧密测量仪器的核心部件。基于锁相技术的锁相环型频率合成器以其结构简单、性能优良等诸多优势，成为频率合成领域中最活跃的技术主流。 现代通信系统对频率源的锁定时间、调谐范围、频谱纯度等提出了越来越高的要求。为了能在有限的控制电压的范围内，覆盖足够宽的输出频率范围，一种方法是增大振荡器增益κνα)，如图2(a)所示。但是增大Κνω会导致振荡频率易受到控制电压的干扰，恶化相位噪声性能。因此多带VCO成为了设计者的首选。多带VCO采用二进制开关电容阵列扩展VCO的频率覆盖范围，其结构如图I。VCO的压控特性曲线由多条平型曲线并列组成，并保证相邻的压控曲线有一定的重叠范围，如图2(b)所示。这样，较宽的频率范围被划分为多个窄带调谐范围。对于相同的频率覆盖范围，多带VCO可明显降低VCO的增益，有利于提高系统的噪声特性。由于引入了多带VCO就需要一种自动调谐电路，在PLL的锁定过程中自动控制VCO的工作频带，并且能在每次跳带后，将控制电压复位到调谐范围内。传统的自动调谐电路如图3所示，是由数字逻辑和开关构成。该方案有两个缺点首先，利用电压源直接对滤波器电容复位所需时间很长，这大大增大了频率合成器的锁定时间。例如，假设电源电压为I. 8V,滤波器第一电容Cl为500PF,第一电阻Rl为20ΚΩ。将滤波器复位到O. 9V，则至少需要5倍时间常数才认为完成复位，即t ^ 5 τ =5*R1*C1=50 μ S。完成一次跳带所需的复位时间远远大于频率合成器相位捕捉的时间，这往往是无法接受的。其次，上述方案在复位完成后，选带电路才进行跳带，调制VCO频率。在复位完成后，VCO还需要一段时间建立振荡，等其达到稳定之后，环路才可以进行正常的相位跟踪与锁定，这也延长了 PLL的锁定时间。
技术实现思路
本专利技术所要解决的技术问题是，提供一种新型的应用于锁相环型频率合成器的自动调谐电路。本专利技术所采用的技术方案是一种用于锁相环型频率合成器的自动调谐电路，包括有频率合成器，所述的频率合成器有依次连接的鉴频鉴相器、电荷泵、滤波器和振荡器，所述的振荡器包括有数控电容开关，所述的振荡器的输出还通过分频器连接鉴频鉴相器，还设置有第一迟滞比较器、第二迟滞比较器、第三迟滞比较器、开关电容控制电路、复位控制电路和复位电荷泵电路，其中，所述的第一迟滞比较器的一输入端连接参考电压Vmax，第二迟滞比较器的一输入端连接参考电压Vmin，第三迟滞比较器的一输入端连接参考电压Vret，第一迟滞比较器、第二迟滞比较器和第三迟滞比较器的另一输入端连接振荡器的控制电压Vrtri，所述的第一迟滞比较器、第二迟滞比较器的输出均分别连接开关电容控制电路和复位控制电路，所述的第三迟滞比较器的输出连接复位控制电路，所述的开关电容控制电路的输出连接频率合成器中的数控电容开关，所述的复位电荷泵电路还连接滤波器。 所述的第一迟滞比较器包括有晶体管Ml M9，其中，所述的晶体管Ml的栅极连接振荡器的控制电压Vetal,晶体管Ml的漏极连接晶体管M4的漏极；晶体管M2的栅极连接参考电压Vmax,晶体管M2的漏极连接晶体管M5的漏极；晶体管Ml和晶体管M2的源极连接晶体管M3的漏极；晶体管M3的栅极和晶体管M9的栅极均连接偏置电压Vbl，晶体管M3的源极和晶体管M9的源极均连接电源电压VCC，晶体管M9的漏极连接晶体管M8的漏极；晶体管M4的源极、晶体管M5的源极、晶体管M6的源极、晶体管M7和晶体管M8的源极均连接电源电压VDD ;晶体管M4的栅极与漏极短接，晶体管M5的栅极与漏极短接，晶体管M6的栅极连接晶体管M5的漏极，晶体管M6的漏极连接晶体管Ml的漏极，晶体管M7的栅极连接晶体管M4的漏极，晶体管M7的漏极连接晶体管M2的漏极；晶体管M8的栅极连接晶体管M4的漏极，晶体管M8的漏极和晶体管M9的漏极共同构成第一迟滞比较器的输出VH。所述的第二迟滞比较器包括有晶体管MlO M18，其中，所述的晶体管MlO的栅极连接振荡器的控制电压Vetri，晶体管MlO的漏极连接晶体管M13的漏极，晶体管MlO和晶体管Mll的源极连接晶体管M12的漏极，晶体管Mll的栅极连接参考电压Vmin，晶体管Mll的漏极连接晶体管M14的漏极，晶体管M12的栅极和晶体管M18的栅极均连接偏置电压Vb2，晶体管M12的源极和晶体管M18的源极均连接电源电压VDD，晶体管M18的漏极和晶体管M17的漏极相连共同构成第二迟滞比较器的输出 '，晶体管M17的栅极连接晶体管M14的漏极，晶体管M13的源极、晶体管M14的源极、晶体管M15的源极、晶体管M16的源极和晶体管M17的源极均连接电源电压VCC，晶体管M13的栅极与漏极短接，晶体管M14的栅极与漏极短接，晶体管M15的栅极连接晶体管M14的漏极，晶体管M15的漏极连接晶体管MlO的漏极；晶体管M16的栅极连接晶体管M13的漏极，晶体管M16的漏极连接晶体管Mll的漏极。所述的第三迟滞比较器与所述的第一迟滞比较器结构相同，包括有晶体管Ml M9，其中，所述的晶体管Ml的栅极连接振荡器的控制电压Vetrt,晶体管Ml的漏极连接晶体管M4的漏极；晶体管M2的栅极连接参考电压Vrst,晶体管M2的漏极连接晶体管M5的漏极；晶体管Ml和晶体管M2的源极连接晶体管M3的漏极；晶体管M3的棚极和晶体管M9的栅极均连接偏置电压Vbl，晶体管M3的源极和晶体管M9的源极均连接电源电压VCC，晶体管M9的漏极连接晶体管M8的漏极；晶体管M4的源极、晶体管M5的源极、晶体管M6的源极、晶体管M7和晶体管M8的源极均连接电源电压VDD ;晶体管M4的栅极与漏极短接，晶体管M5的栅极与漏极短接，晶体管M6的栅极连接晶体管M5的漏极，晶体管M6的漏极连接晶体管Ml的漏极，晶体管M7的栅极连接晶体管M4的漏极，晶体管M7的漏极连接晶体管M2的漏极；晶体管M8的栅极连接晶体管M4的漏极，晶体管M8的漏极和晶体管M9的漏极共同构成第三迟滞比较器输出Vr。所述的复位电荷泵电路包括晶体管M19 M32，其中，所述的晶体管M19、晶体管M30、晶体管M31和晶体管M32的栅极均连接复位控制电路的输出SN，晶体管M20、晶体管M23、晶体管M26、晶体管M27和晶体管M28的栅极均连接复位控制电路的输出SP，晶体管M19的漏极和晶体管M20的源极均连接电流源Ide的输出，晶体管M19的源极和晶体管M20的栅极连接晶体管M21的漏极，晶体管M21的栅极与漏极短接，晶体管M21的源极、晶体管M22的源极和晶体管M29的源极均连接电源VCC，晶体管M22的栅极连接晶体管M21的栅极，晶体管M29的栅极连接M21的栅极，晶体管M22的漏极连接晶体管M23的漏极，晶体管M29的漏极连接晶体管M30的源极，晶体管M30的漏极和晶体管M31的源极共同连接滤波器的第一电容Cl，晶体管M31的漏极和晶体管M32的源极共同连接滤波器的第二电容C2，晶体管M32的漏极连接滤波器的第三电容C3，即接振荡器的控制电压Vetri,晶体管M28的漏极连本文档来自技高网...
【技术保护点】
一种用于锁相环型频率合成器的自动调谐电路，包括有频率合成器（1），所述的频率合成器（1）有依次连接的鉴频鉴相器（11）、电荷泵（12）、滤波器（13）和振荡器（14），所述的振荡器（14）包括有数控电容开关（16），所述的振荡器（14）的输出还通过分频器（15）连接鉴频鉴相器（11），其特征在于，还设置有第一迟滞比较器（2）、第二迟滞比较器（3）、第三迟滞比较器（4）、开关电容控制电路（5）、复位控制电路（6）和复位电荷泵电路（7），其中，所述的第一迟滞比较器（2）的一输入端连接参考电压Vmax，第二迟滞比较器（3）的一输入端连接参考电压Vmin，第三迟滞比较器（4）的一输入端连接参考电压Vrst，第一迟滞比较器（2）、第二迟滞比较器（3）和第三迟滞比较器（4）的另一输入端连接振荡器（14）的控制电压Vctrl，所述的第一迟滞比较器（2）、第二迟滞比较器（3）的输出均分别连接开关电容控制电路（5）和复位控制电路（6），所述的第三迟滞比较器（4）的输出连接复位控制电路（6），所述的开关电容控制电路（5）的输出连接频率合成器（1）中的数控电容开关（16），所述的复位电荷泵电路（7）还连接滤波器（13）。...
【技术特征摘要】
【专利技术属性】
技术研发人员：张为，张亮，
申请(专利权)人：天津大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。