一种应用于PLL的高性能VCO电路制造技术

本发明专利技术公开了一种应用于PLL的高性能VCO电路，包括：多个首尾反相相连的延时单元，用于产生增益和延时，多个延时单元级联后产生增益不小于1、延时大于180度的信号并反馈至第一级延时单元的输入端；缓冲器，用于隔离后续电路对延时单元的影响，通过本发明专利技术，实现了一种既能满足宽频率范围又能得到较小KVCO值，且面积小的高性能VCO电路以应用于PLL。

【技术实现步骤摘要】

本专利技术涉及一种VCO电路，特别是涉及一种应用于PLL(PhaseLockedLoop，锁相环)的高性能VCO电路。
技术介绍
模拟电路中广泛地使用锁相环电路，VCO(VoltageControlledOscillator，压控振荡器)应用于锁相环的设计中主要产生内部的频率用于和外部参考频率作比较，VCO频率范围和噪声特性大大影响了锁相环整体的性能，因此，在锁相环电路设计中，压控振荡器尤为重要。常见的压控振荡器采用环型振荡器结构，因其可以采用CMOS工艺实现，不需要电感元件，可以节省大量的芯片面积，从而实现低代价的振荡器。环型振荡器在时钟类型的应用以及低频或者中频通信系统中得到广泛应用。要形成一个环形振荡器，环路必须提供180度的直流相移(负反馈)和180度的交流相移，180度的交流相移所对应的频率即为振荡频率。常见的差分振荡器单元电路如图1，只要满足巴克豪森准则，电路中包含多个级电路(可以理解为由多个延迟单元相连,一个单元为一级)也就是多个极点，振荡就会发生。因此对于差分放大器结构，将所有延迟单元结成反相形式，不小于3的奇数个单元就可以产生振荡。如图1所示，M3为电流偏置管，决定了单元的总电流，M1，M2为差分输入对管。二极管接法的M4和由Vctrl控制的M5并联，用于扩大负载电阻的线性范围，二极管接法的M6和由Vctrl控制的M7具有相同功效。当外部控制电压Vctrl增大，则由M4、M5以及M6、M7组成的线性负载变大，延时增大，则振荡频率降低，反之，Vctrl减小，则VCO振荡频率增大，从而实现外部电压Vctrl对输出振荡频率的控制。但此结构的VCO输出的频率范围较小，而且电压频率控制系数KVCO较大。现有技术中，若需要覆盖设计一个500MHz-1500MGz，且KVCO低的VCO需要进行分段设计，分别设计一个高频VCO和一个低频VCO，再用使能控制端选择的功能来切换选择所需VCO，以达到降低全频率范围内整体KVCO值的目的，然而该方法浪费面积，且需额外模块控制信号端，切换较麻烦。
技术实现思路
为克服上述现有技术存在的不足，本专利技术之目的在于提供一种应用于PLL的高性能VCO电路，以提供一种既能满足宽频率范围又能得到较小KVCO值，且面积小的高性能VCO以应用于PLL。为达上述及其它目的，本专利技术提出一种应用于PLL的高性能VCO电路，包括：多个首尾反相相连的延时单元，用于产生增益和延时，多个延时单元级联后产生增益不小于1、延时大于180度的信号并反馈至第一级延时单元的输入端；缓冲器，用于隔离后续电路对延时单元的影响。进一步地，延时单元的个数为奇数个。进一步地，第一级延时单元的输出正端连接第二级延时单元的输入负端，该第一级延时单元的输出负端连接该第二级延时单元的输入正端，该第二级延时单元的输出正端连接该第三级延时单元的输入负端，该第二级延时单元的输出负端连接该第三级延时单元的输入正端，依次类推，最后一级延时单元的输出正端连接该第一级延时单元的输入负端，最后一级延时单元的输出负端连接该第一级延时单元的输入正端VIP；最后一级延时单元的输出正负端连接至该缓冲器的输入端。进一步地，该延时单元采用全差分结构。进一步地，该延时单元包括差分放大电路、锁存电路以及可控负载，该差分放大电路包括第一NMOS管与第二NMOS管，该锁存电路包括第二PMOS管、第三PMOS管，该可控负载包括第一PMOS管、第四PMOS管、第五PMOS管。进一步地，该第一NMOS管、第二NMOS管源极接地，栅极分别为延时单元的输入正端和输入负端，该第一NMOS管的漏极与该第二PMOS管、第四PMOS管的漏极以及第三PMOS管的栅极相连组成延时单元的输出负端，该第二NMOS管的漏极与该第三PMOS管、第五PMOS管的漏极以及该第二PMOS管的栅极相连组成延时单元的输出正端，该第二PMOS管、第三PMOS管的源极与该第一PMOS管的漏极相连，该第四PMOS管、第五PMOS管的栅极共同连接至高频控制电压VC1，该第一PMOS管的栅极连接至低频控制电压VC0，该第一PMOS管、第四PMOS管、第五PMOS管的源极连接至电源电压。进一步地，该第二PMOS管与第三PMOS管匹配，第一NMOS管与第二NMOS管匹配，第四PMOS管与第五PMOS管匹配，管子尺寸根据频率范围和电压频率控制系数KVCO需要做不同调整。进一步地，该延时单元的延迟时间为输出负端/输出正端拉低至第三PMOS管/第二PMOS管开启栅电压的时间和该第二PMOS管、第三PMOS管组成的锁存结构完全锁定的时间两部分组成。进一步地，该VCO电路的工作模式包括高频率段和低频率段两种模式，分别通过设置不同的VC1和VC0电压组合来切换。进一步地，在低频率段工作模式下，高频控制电压VC1固定，调节低频控制电压VC0；在高频率段工作模式下，低频控制电压VC0固定，调节高频控制电压VC1。与现有技术相比，本专利技术一种应用于PLL的高性能VCO电路通过采用多个首尾反相相连的延时单元，并利用低频控制电压VC0和高频控制电压VC1控制差分延时单元的模式，实现了一种既能满足宽频率范围又能得到较小KVCO值，且面积小的高性能VCO以应用于PLL。附图说明图1为传统的VCO延时单元电路示意图；图2为本专利技术一种应用于PLL的高性能VCO电路的结构示意图；图3为本专利技术具体实施例中延时单元的电路结构；图4为本专利技术具体实施例中VCO延时单元的高频应用等效电路结构；图5为本专利技术具体实施例中VCO延时单元的低频应用等效电路结构；图6为本专利技术具体实施例之VCO电路的结构示意图；图7为本专利技术仿真中不同VC0，VC1的频率曲线图；图8为本专利技术仿真中不同VC0，VC1的KVCO曲线图。具体实施方式以下通过特定的具体实例并结合附图说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功效。本专利技术亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本专利技术的精神下进行各种修饰与变更。图2为本专利技术一种应用于PLL的高性能VCO电路的结构示意图。如图2所示，本专利技术一种应用于PLL的高性能VCO电路包括多个首尾反相相连的延时单元10以及缓冲器20。其中延时单元10由差分放大电路101、锁存电路102以及可控负载103组成，NMOS管NM1、NM2组成差分放大电路101，PMOS管PM2、PM3组成锁存电路102，PMOS管PM1、PM4、PM5组成可控负载103，用于产生增益和延时，多个延时单元(一般为奇数个，本专利技术具体实施例中采用3个)级联后产生增益不小于1、延时大于180度的信号并反馈至第一级延时单元的输入端；缓冲器20为一般电路，根据电路需要为单端或差分结构，用于隔离后续电路对延时单元的影响。第一级延时单元1的输出正端OUTP连接第二级延时单元2的输入负端VIN，第一级延时单元1的输出负端OUTN连接第二级延时单元2的输入正端VIP，第二级延时单元2的输出正端OUTP连接第三级延时单元3的输入负端VIN，第二级延时单元2的输出负端OUTN连接第三级延时单元3的输入正端VIP，依次类推，最后一级延时单元2k+1的输出正端OUTP连接第一级延时单元1的输本文档来自技高网...

【技术保护点】
一种应用于PLL的高性能VCO电路，包括：多个首尾反相相连的延时单元，用于产生增益和延时，多个延时单元级联后产生增益不小于1、延时大于180度的信号并反馈至第一级延时单元的输入端；缓冲器，用于隔离后续电路对延时单元的影响。

【技术特征摘要】
1.一种应用于PLL的高性能VCO电路，包括：多个首尾反相相连的延时单元，用于产生增益和延时，多个延时单元级联后产生增益不小于1、延时大于180度的信号并反馈至第一级延时单元的输入端；缓冲器，用于隔离后续电路对延时单元的影响。2.如权利要求1所述的一种应用于PLL的高性能VCO电路，其特征在于：延时单元的个数为奇数个。3.如权利要求1所述的一种应用于PLL的高性能VCO电路，其特征在于：第一级延时单元的输出正端连接第二级延时单元的输入负端，该第一级延时单元的输出负端连接该第二级延时单元的输入正端，该第二级延时单元的输出正端连接该第三级延时单元的输入负端，该第二级延时单元的输出负端连接该第三级延时单元的输入正端，依次类推，最后一级延时单元的输出正端连接该第一级延时单元的输入负端，最后一级延时单元的输出负端连接该第一级延时单元的输入正端VIP；最后一级延时单元的输出正负端连接至该缓冲器的输入端。4.如权利要求1所述的一种应用于PLL的高性能VCO电路，其特征在于：该延时单元采用全差分结构。5.如权利要求4所述的一种应用于PLL的高性能VCO电路，其特征在于：该延时单元包括差分放大电路、锁存电路以及可控负载，该差分放大电路包括第一NMOS管与第二NMOS管，该锁存电路包括第二PMOS管、第三PMOS管，该可控负载包括第一PMOS管、第四PMOS管、第五PMOS管。6.如权利要求5所述的一种应用于PLL的高性能VCO电路，其特征在于：该第一NMOS管、第二NMOS管源极接地，栅极分别为延时单元的输入正端和输入负端，该第一NM...

【专利技术属性】
技术研发人员：陈璐，张宁，张轩，王志利，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31