【技术实现步骤摘要】
LDO电路
本专利技术涉及一种半导体集成电路制造,特别是涉及一种低压差线性稳压器(LDO)电路。
技术介绍
如图1所示,是现有LDO电路图;现有LDO电路包括一个差分放大器101,驱动管和电阻串。图1中显示了两个驱动管,分别为nativeNMOS管MN101和PMOS管MP101,电阻串有电阻R101和R102串联而成。差分放大器101的一个输入端连接参考电压VREF,另一个输入端连接由电阻串对LDO输出电压VPWR分压后形成的反馈电压;差分放大器101的输出端连接到NMOS管MN101的栅极;PMOS管MP101的栅极连接逻辑电路102,所述逻辑电路102根据所述电源电压VCC的大小控制PMOS管MP101的导通或断开,当所述电源电压VCC低于阈值电压时,所述逻辑电路102使PMOS管MP101导通;当所述电源电压VCC高于所述阈值电压时,所述逻辑电路102使PMOS管MP101断开。在由NMOS管MN101和PMOS管MP101并联形成的所述驱动管结构中,只有NMOS管MN101的栅极位于反馈环路中,NMOS管MN101做为主驱动管,PMOS管MP101直接受到逻辑电路102的控制,作为辅助驱动管。阈值电压一般设置为小于等于所需要LDO输出电压VPWR的稳定输出值,这样当电源电压VCC较低时,PMOS管MP101导通,使LDO输出电压VPWR直接等于电源电压VCC的值;而当电源电压VCC较大时,单独采用NMOS管MN101控制LDO输出电压VPWR的输出。NMOS管MN101的漏极和PMOS管MP101的源极都连接电源电压VCC,NMOS管MN101的 ...
【技术保护点】
一种LDO电路,其特征在于,包括:LDO主体电路和衬底选择电路;所述LDO主体电路包括差分放大器、驱动管和串联电阻;所述差分放大器的第一输入端连接参考电压、第二输入端连接反馈电压、输出端连接到所述驱动管的栅极;所述驱动管由MOS晶体管组成,所述驱动管的第一源漏电极连接电源电压,所述串联电阻连接在所述驱动管的第二源漏电极和地之间,由所述驱动管的第二源漏电极输出LDO输出电压,所述串联电阻的对所述LDO输出电压分压后得到所述反馈电压;所述驱动管的衬底电极连接所述衬底选择电路的输出端,所述衬底选择电路的输入端连接所述电源电压和所述LDO输出电压;当所述电源电压正常工作时,所述衬底选择电路提供第一电压到所述驱动管的衬底电极,所述第一电压和所述电源电压的差使所述驱动管的第一源漏电极和衬底电极之间的寄生PN结二极管截止;当所述电源电压出现毛刺时,所述电源电压会降低,所述衬底选择电路提供第二电压到所述驱动管的衬底电极,所述第二电压和毛刺处降低了的所述电源电压的差使所述驱动管的第一源漏电极和衬底电极之间的寄生PN结二极管截止,使所述LDO输出电压在毛刺出现时不会下降。
【技术特征摘要】
1.一种LDO电路,其特征在于,包括:LDO主体电路和衬底选择电路;所述LDO主体电路包括差分放大器、驱动管和串联电阻;所述差分放大器的第一输入端连接参考电压、第二输入端连接反馈电压、输出端连接到所述驱动管的栅极;所述驱动管由MOS晶体管组成,所述驱动管的第一源漏电极连接电源电压,所述串联电阻连接在所述驱动管的第二源漏电极和地之间,由所述驱动管的第二源漏电极输出LDO输出电压,所述串联电阻的对所述LDO输出电压分压后得到所述反馈电压;所述驱动管的衬底电极连接所述衬底选择电路的输出端,所述衬底选择电路的输入端连接所述电源电压和所述LDO输出电压;当所述电源电压正常工作时,所述衬底选择电路提供第一电压到所述驱动管的衬底电极,所述第一电压和所述电源电压的差使所述驱动管的第一源漏电极和衬底电极之间的寄生PN结二极管截止;当所述电源电压出现毛刺时,所述电源电压会降低,所述衬底选择电路提供第二电压到所述驱动管的衬底电极,所述第二电压和毛刺处降低了的所述电源电压的差使所述驱动管的第一源漏电极和衬底电极之间的寄生PN结二极管截止,使所述LDO输出电压在毛刺出现时不会下降;所述驱动管包括一第一NMOS管;在所述第一NMOS管所对应的所述驱动管中,所述第一源漏电极为所述第一NMOS管的漏极,所述第二源漏电极为所述第一NMOS管的源极;所述驱动管的栅极为所述第一NMOS管的栅极;所述第一NMOS管对应的所述衬底选择电路包括第二NMOS管和第三NMOS管;所述第二NMOS管的漏极和所述第三NMOS管的栅极都连接所述电源电压,所述第三NMOS管的漏极和所述第二NMOS管的栅极都连接所述LDO输出电压;所述第二NMOS管的衬底电极和所述第三NMOS管的衬底电极都接地;所述第二NMOS管的源极和所述第三NMOS管的源极都连接所述第一NMOS管的衬底电极;或者,所述驱动管包括一第一PMOS管;在所述第一PMOS管所对应的所述驱动管中,所述第一源漏电极为所述第一PMOS管的源极,所述第二源漏电极为所述第一PMOS管的漏极;所述驱动管的栅极为所述第一PMOS管的栅极;所述第一PMOS管对应的所述衬底选择电路包括第二PMOS管和第三PMOS管;...
【专利技术属性】
技术研发人员:唐成伟,张斌,袁志勇,
申请(专利权)人:上海华虹宏力半导体制造有限公司,
类型:发明
国别省市:上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。