占空比校正电路和占空比校正方法技术

占空比校正电路和占空比校正方法。一种占空比校正电路可以包括：相位混合部，所述相位混合部能够将通过对正时钟信号进行积分而生成的第一积分信号与通过分别对正时钟信号和负时钟信号进行微分和积分而生成的第一补偿信号混合，以生成第一相位混合信号，并且将通过对负时钟信号进行积分而生成的第二积分信号与通过分别对正时钟信号和负时钟信号进行积分和微分而生成的第二补偿信号混合，以生成第二相位混合信号；以及去噪部，所述去噪部能够通过对第一相位混合信号和第二相位混合信号之间的交叉点进行调整来接收并去除第一相位混合信号和第二相位混合信号之间的共模噪声，并且输出第一占空校正的时钟信号和第二占空校正的时钟信号。

Duty ratio correcting circuit and duty ratio correcting method

Duty ratio correcting circuit and duty ratio correcting method. A duty cycle correction circuit can include the phase mixing, phase mixing to the first integral signal through the clock signal is generated by integrating with positive and negative clock signal of the clock signal for differential and integral and the first compensation signal to generate a first phase mixed, mixed signal and, through the clock signal and the second negative integral integral signal generated by the clock signal respectively and positive and negative clock signal integral and differential generated second compensation signal mixed with second phase mixed signal generation; and denoising, the denoising can by adjusting the cross point between the first phase of second phase mixed signal and mixed signal to receive and remove the common mode noise between the first phase and the second phase mixed signal mixed signal, The first duty correction clock signal and the second duty correction clock signal are output.

【技术实现步骤摘要】
占空比校正电路和占空比校正方法
本专利技术的示例性实施方式总体上涉及半导体设计技术，并且更具体地，涉及占空比校正(DCC)电路和占空比校正方法。
技术介绍
在诸如以基于时钟进行操作的CPU、存储设备等为例的集成电路芯片中，精确地控制时钟占空比非常重要。例如，在数据在时钟的上升沿和下降沿被输入/输出的存储器中，当时钟占空比没有精确到50％时，上升沿和下降沿之间的定时可能失真，并因此可能使数据在不正确的时间输入/输出。作为参考，50％的时钟占空比意指高电平周期基本上等于低电平周期。因此，在关于时钟操作的各种集成电路芯片中，通常采用占空比校正电路来校正时钟占空比。图1A是例示了常规占空比校正电路的框图。图1B是例示了图1A的常规占空比校正电路的操作的波形图。参照图1A，占空比校正电路包括接收器110、驱动器120、占空比检测器130和占空比校正器140。接收器110接收输入至占空比校正电路的时钟CLK和CLKB。驱动器120响应于从接收器110输出的输入时钟CLK_IN和CLK_INB而驱动输出时钟CLK_OUT和CLKB_OUT。占空比检测器130检测输出时钟CLK_OUT和CLKB_OUT的占空比。这里，检测占空比意指识别输出时钟CLK_OUT和CLKB_OUT的高电平周期(图1B中的“Ta”)或低电平周期(图1B中的“Tb”)是否比另一个长。占空比校正器140根据从占空比检测器130输出的占空校正值DCC_OUT和DCC_OUTB来校正输入时钟CLK_IN和CLK_INB的占空比。参照图1B，当占空比检测器130确定输出时钟CLK_OUT和CLKB_OUT的高电平周期Ta比低电平周期Tb相对更长时，占空比校正器140增加输入时钟CLK_IN和CLK_INB的低电平周期。在相反的情况下，占空比校正器140增加输入时钟CLK_IN和CLK_INB的高电平周期。由于驱动器120采用由接收器110接收的时钟以及来自占空比校正器140的占空校正值作为驱动器120的输入，因此从驱动器120输出经占空校正的输出时钟CLK_OUT和CLKB_OUT。如上所述，这种反馈型占空比校正电路使用反馈占空比检测结果以小的增量或减量来增加或减小输入时钟CLK_IN和CLK_INB的高电平周期，并且当占空比的失真度减小到预定裕度以下时，该反馈型占空比校正电路被锁定。也就是说，占空比校正电路与延迟锁定回路(DLL)类似地操作，并且与延迟锁定回路类似，需要单独的锁定时间，直到占空比被校正为止。当在校正占空比之前需要锁定时间时，重复地从待机模式(诸如空闲模式)转变至操作模式(诸如激活模式)或者从操作模式(诸如激活模式)转变至待机模式(诸如空闲模式)的设备必须等待锁定时间，以对关于从空闲模式转变至激活模式的唤醒时间的占空比进行校正。
技术实现思路
各实施方式涉及能够利用最小化的锁定时间来校正占空的占空比校正电路。另外，各实施方式旨在提供一种能够经由反相器、数字逻辑门等而不是模拟放大器来校正占空的占空比校正电路。在一个实施方式中，一种占空比校正电路可以包括：相位混合部(section)，所述相位混合部能够将通过对正时钟信号进行积分而生成的第一积分信号与通过分别对所述正时钟信号和负时钟信号进行微分和积分而生成的第一补偿信号混合，以生成第一相位混合信号，并且将通过对所述负时钟信号进行积分而生成的第二积分信号与通过分别对所述正时钟信号和所述负时钟信号进行积分和微分而生成的第二补偿信号混合，以生成第二相位混合信号；以及去噪部(noiseremovalsection)，所述去噪部能够通过对所述第一相位混合信号和所述第二相位混合信号之间的交叉点进行调整来接收并去除所述第一相位混合信号和所述第二相位混合信号之间的共模噪声，并且输出第一占空校正的时钟信号和第二占空校正的时钟信号。在一个实施方式中，一种占空比校正电路可以包括：第一反相器，所述第一反相器能够接收正时钟信号并且驱动第一节点；第一电容器，所述第一电容器联接在地电压端子和所述第一节点之间；第二反相器，所述第二反相器能够接收负时钟信号并且驱动第二节点；第二电容器，所述第二电容器联接在所述第二节点和所述地电压端子之间；第三反相器，所述第三反相器能够接收所述负时钟信号并且驱动第三节点；第四反相器，所述第四反相器能够接收所述正时钟信号并且驱动第四节点；第三电容器，所述第三电容器联接在所述第三节点和所述第四节点之间；第五反相器，所述第五反相器能够接收经由所述第一节点输出的第一积分信号，并且驱动兼容节点；第六反相器，所述第六反相器能够接收经由所述第二节点输出的第二积分信号，并且驱动不兼容节点；第七反相器，所述第七反相器能够接收经由所述第三节点输出的第一补偿信号，并且驱动所述兼容节点；以及第八反相器，所述第八反相器能够接收经由所述第四节点输出的第二补偿信号，并且驱动所述不兼容节点。在一个实施方式中，一种占空比校正方法可以包括以下步骤：将通过对正时钟信号进行积分而生成的第一积分信号与通过分别对所述正时钟信号和负时钟信号进行微分和积分而生成的第一补偿信号混合，以生成第一相位混合信号；将通过对所述负时钟信号进行积分而生成的第二积分信号与通过分别对所述正时钟信号和所述负时钟信号进行积分和微分而生成的第二补偿信号混合，以生成第二相位混合信号；以及通过对所述第一相位混合信号和所述第二相位混合信号之间的交叉点进行调整来去除共模噪声。附图说明图1A是例示了常规占空比校正电路的框图。图1B是例示了图1A的常规占空比校正的操作的波形图。图2是例示了根据本专利技术的实施方式的占空比校正电路的框图。图3是在图2中示出的根据本专利技术的实施方式的占空比校正电路的详细电路图。图4A和图4B是解释在图3中示出的根据本专利技术的实施方式的相位混合部的操作的电路图。图5是解释在图2中示出的根据本专利技术的实施方式的占空比校正电路的操作的波形图。具体实施方式下面将参照附图更详细地描述各实施方式。然而，本专利技术可以按照不同的形式来实现，并且不应被解释为限于本文中阐述的实施方式。相反，提供这些实施方式以使得本公开将是透彻的且完整的，并且向本领域技术人员充分传达本专利技术。在整个公开内容中，相同的附图标记在各附图和本专利技术的实施方式中指代相同的部件。还应注意，在本说明书中，“连接/联接”不仅是指一个元件直接联接另一元件，而且还指经由中间元件间接联接另一元件。将理解，虽然术语“第一”、“第二”、“第三”等可以在本文中用来描述各元件，但是这些元件不被这些术语限制。这些术语用来将一个元件与另一元件区分开。因此，在不背离本公开的精神和/或范围的情况下，下文中描述的第一元件可以被称为第二元件。另外，还将理解，当一个元件被称为“在”两个元件“之间”时，该元件可以是这两个元件之间唯一的元件，或者还可以存在一个或更多个中间元件。还将理解，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，这些指定存在所阐述的元件，但是不排除存在或增加一个或更多个其它元件。本文中所使用的术语仅出于描述特定实施方式的目的，并且不意在限制本公开。除非另外限定，否则本文中所使用的包括技术术语和科学术语在内的所有术语具有与本专利技术所属
的普通技术人员通常所理解的相同的含义。还将理解，除非本文中本文档来自技高网...

【技术保护点】
一种占空比校正电路，该占空比校正电路包括：相位混合部，所述相位混合部能够将通过对正时钟信号进行积分而生成的第一积分信号与通过分别对所述正时钟信号和负时钟信号进行微分和积分而生成的第一补偿信号混合，以生成第一相位混合信号，并且将通过对所述负时钟信号进行积分而生成的第二积分信号与通过分别对所述正时钟信号和所述负时钟信号进行积分和微分而生成的第二补偿信号混合，以生成第二相位混合信号；以及去噪部，所述去噪部能够通过对所述第一相位混合信号和所述第二相位混合信号之间的交叉点进行调整来接收并去除所述第一相位混合信号和所述第二相位混合信号之间的共模噪声，并且输出第一占空校正的时钟信号和第二占空校正的时钟信号。

【技术特征摘要】
2015.12.16 KR 10-2015-01799451.一种占空比校正电路，该占空比校正电路包括：相位混合部，所述相位混合部能够将通过对正时钟信号进行积分而生成的第一积分信号与通过分别对所述正时钟信号和负时钟信号进行微分和积分而生成的第一补偿信号混合，以生成第一相位混合信号，并且将通过对所述负时钟信号进行积分而生成的第二积分信号与通过分别对所述正时钟信号和所述负时钟信号进行积分和微分而生成的第二补偿信号混合，以生成第二相位混合信号；以及去噪部，所述去噪部能够通过对所述第一相位混合信号和所述第二相位混合信号之间的交叉点进行调整来接收并去除所述第一相位混合信号和所述第二相位混合信号之间的共模噪声，并且输出第一占空校正的时钟信号和第二占空校正的时钟信号。2.根据权利要求1所述的占空比校正电路，其中，所述相位混合部包括：第一积分单元，所述第一积分单元能够对所述正时钟信号进行积分并且生成所述第一积分信号；第二积分单元，所述第二积分单元能够对所述负时钟信号进行积分并且生成所述第二积分信号；微分和积分单元，所述微分和积分单元能够分别对所述正时钟信号和所述负时钟信号进行微分和积分，以生成所述第一补偿信号，并且分别对所述负时钟信号和所述正时钟信号进行微分和积分，以生成所述第二补偿信号；第一增益控制单元，所述第一增益控制单元能够将所述第一积分信号放大第一增益，并且将经放大的第一积分信号输出至所述第一相位混合信号的输出节点；第二增益控制单元，所述第二增益控制单元能够将所述第二积分信号放大所述第一增益，并且将经放大的第二积分信号输出至所述第二相位混合信号的输出节点；第三增益控制单元，所述第三增益控制单元能够将所述第一补偿信号放大第二增益，并且将经放大的第一补偿信号输出至所述第一相位混合信号的所述输出节点，所述第一增益大于所述第二增益；以及第四增益控制单元，所述第四增益控制单元能够将所述第二补偿信号放大所述第二增益，并且将经放大的第二补偿信号输出至所述第二相位混合信号的所述输出节点。3.根据权利要求2所述的占空比校正电路，其中，所述第一积分单元和所述第二积分单元中的每一个包括：反相器，所述反相器能够接收所述正时钟信号和所述负时钟信号的指派信号并且驱动积分节点；以及电容器，所述电容器联接在地电压端子和所述积分节点之间，其中，所述第一积分信号和所述第二积分信号的指派信号经由所述积分节点被输出。4.根据权利要求2所述的占空比校正电路，其中，所述微分和积分单元包括：第一反相器，所述第一反相器能够接收所述负时钟信号并且驱动第一节点；第二反相器，所述第二反相器能够接收所述正时钟信号并且驱动第二节点；以及电容器，所述电容器联接在所述第一节点和所述第二节点之间，其中，所述第一补偿信号经由所述第一节点被输出，并且所述第二补偿信号经由所述第二节点被输出。5.根据权利要求2所述的占空比校正电路，其中，所述第一增益控制单元和所述第四增益控制单元包括具有所述第一增益的反相器，并且所述第二增益控制单元和所述第三增益控制单元包括具有所述第二增益的反相器。6.根据权利要求1所述的占空比校正电路，其中，所述去噪部包括：输入缓冲器单元，所述输入缓冲器单元能够对所述第一相位混合信号和所述第二相位混合信号进行缓冲，并且输出第一摆幅输入信号和第二摆幅输入信号；共模补偿单元，所述共模补偿单元能够接收所述第一摆幅输入信号和所述第二摆幅输入信号，并且输出第一摆幅输出信号和第二摆幅输出信号，其中，对所述第一摆幅输入信号和所述第二摆幅输入信号之间的交叉点与所述第一摆幅输出信号和所述第二摆幅输出信号之间的交叉点进行调整，以去除共模噪声；以及输出缓冲器单元，所述输出缓冲器单元能够对所述第一摆幅输出信号和所述第二摆幅输出信号进行缓冲，并且输出所述第一占空校正的时钟信号和所述第二占空校正的时钟信号。7.根据权利要求6所述的占空比校正电路，其中，所述共模补偿单元包括：第一摆幅减小缓冲器，所述第一摆幅减小缓冲器能够对所述第一摆幅输入信号进行缓冲并且输出所述第一摆幅输出信号；第二摆幅减小缓冲器，所述第二摆幅减小缓冲器能够对所述第二摆幅输入信号进行缓冲并且输出所述第二摆幅输出信号；第一驱动强度补偿模块，所述第一驱动强度补偿模块能够联接在第一摆幅输入信号端子和第二摆幅输入信号端子之间，并且对所述第一摆幅输入信号和所述第二摆幅输入信号的驱动强度进行补偿；以及第二驱动强度补偿模块，所述第二驱动强度补偿模块能够联接在第一摆幅输出信号端子和第二摆幅输出信号端子之间，并且对所述第一摆幅输出信号和所述第二摆幅输出信号的驱动强度进行补偿。8.根据权利要求7所述的占空比校正电路，其中，所述第一摆幅减小缓冲器和所述第二摆幅减小缓冲器中的每一个包括：反相器，所述反相器能够接收所述第一摆幅输入信号和所述第二摆幅输入信号的指派信号，并且输出所述第一摆幅输出信号和所述第二摆幅输出信号的指派信号；以及反馈电阻器，所述反馈电阻器与所述反相器并联联接。9.根据权利要求7所述的占空比校正电路，其中，所述第一驱动强度补偿模块包括交叉联接的反相器对，所述交叉联接的反相器对能够联接在所述第一摆幅输入信号端子和所述第二摆幅输入信号端子之间，并且对所述第一摆幅输入信号和所述第二摆幅输入信号的所述驱动强度进行补偿；并且所述第二驱动强度补偿模块包括交叉联接的反相器对，所述交叉联接的反相器对能够联接在所述第一摆幅输出信号端子和所述第二摆幅输出信号端子之间，并且对所述第一摆幅输出信号和所述第二摆幅输出信号的所述驱动强度进行补偿。10.一种占空比校正电路，该占空比校正电路包括：第一反相器，所述第一反相器能够接收正时钟信号并且驱动第一节点；第一电容器，所述第一电容器联接在地电压端子和所述第一节点之间；第二反相器，所述第二反相器能够接收负时钟信号并且驱动第...

【专利技术属性】
技术研发人员：李贤培，郑尧韩，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR