基于硅通孔技术的三维时钟偏差补偿的方法及装置制造方法及图纸

本发明专利技术提供了一种能够快速优化和高精度微调时钟路径延迟的三维时钟偏差补偿的方法及装置，所述装置主要包括相位检测器和数控延时可调单元两部分。所述方法主要针对三维集成电路芯片中两条延迟不匹配的三维时钟路径进行时钟偏差补偿。本发明专利技术既能够解决不考虑时钟TSV容错的三维时钟路径偏差问题，又能解决考虑时钟TSV容错后的三维时钟路径延迟不匹配所带来的时钟偏差问题，即用来解决三维集成电路的时钟网络中由于时钟路径延迟不匹配造成的时钟偏差问题，有利于确保三维时钟网络的高可靠性并提高三维集成电路芯片的良品率。

Method and device for compensating three-dimensional clock deviation based on silicon through hole technique

The present invention provides a method and apparatus for three-dimensional clock skew compensation delay fast optimization and high precision clock tuning path, the device includes a phase detector and a delay adjusting unit two part nc. The method mainly aims at clock delay compensation of two delay mismatched three-dimensional clock paths in a three dimensional integrated circuit chip. The invention not only can solve the problem of not considering 3D clock path deviation clock TSV can solve the problem of fault tolerance, considering 3D clock path delay fault tolerant clock TSV after the clock deviation does not match the problem brought by the network clock used to solve the three-dimensional integrated circuit because of clock path delay, clock skew caused problems for to ensure high reliability of 3-D clock network and improve the yield rate of the three-dimensional integrated circuit chip.

【技术实现步骤摘要】
基于硅通孔技术的三维时钟偏差补偿的方法及装置
本专利技术涉及三维集成电路设计领域，尤其涉及一种基于硅通孔技术的三维时钟偏差补偿的方法及装置。
技术介绍
随着器件尺寸缩减带来的集成度增加和性能提升，半导体产业一直遵循着摩尔定律飞速发展了半个多世纪。然而，随着集成电路工艺进入纳米时代，互连传输延迟已经取代门延迟并成为决定集成电路性能和功耗的关键因素。即它已成为制约电路性能的最主要瓶颈。三维集成电路芯片的设计由于克服了纳米级工艺下二维集成电路芯片设计的瓶颈，通常被认为是延续和超越摩尔定律最具前景的技术之一。硅通孔技术(以下简称TSV)作为三维集成电路芯片的核心技术，能够大幅缩短堆叠层芯片之间的互连线长度，有效降低功耗并提高芯片性能。当前，硅通孔技术的制造与封装技术还未完全成熟，三维集成电路芯片中的硅通孔技术可能存在开路失效或短路失效等可靠性问题，这将导致三维集成电路芯片的良品率下降，带来巨大的成本开销。针对硅通孔技术失效带来的可靠性问题，通常采用硅通孔容错技术来屏蔽故障，即通过增加时钟冗余路径的方法来达到时钟容错的目的，然而采用容错技术会影响时钟路径的选择及时钟走线的长度，将加大时钟路径延本文档来自技高网...

【技术保护点】
一种基于硅通孔技术的三维时钟偏差补偿的装置，所述装置包括，连接上下两层集成电路芯片的两条时钟路径，位于两条所述时钟路径之间的冗余路径，两个分别位于两条所述时钟路径上的时钟TSV，其特征在于，所述装置还包括相位检测器和两个数控延时可调单元，所述相位检测器用于对分别位于两条所述时钟TSV上的两个输入的时钟信号之间的相位关系进行判断，并输出一对等脉宽的信号Lock和Comp；所述数控延时可调单元用于调整所述时钟路径的时钟延时。

【技术特征摘要】
1.一种基于硅通孔技术的三维时钟偏差补偿的装置，所述装置包括，连接上下两层集成电路芯片的两条时钟路径，位于两条所述时钟路径之间的冗余路径，两个分别位于两条所述时钟路径上的时钟TSV，其特征在于，所述装置还包括相位检测器和两个数控延时可调单元，所述相位检测器用于对分别位于两条所述时钟TSV上的两个输入的时钟信号之间的相位关系进行判断，并输出一对等脉宽的信号Lock和Comp；所述数控延时可调单元用于调整所述时钟路径的时钟延时。2.如权利要求1所述的三维时钟偏差补偿的装置，其特征在于，所述相位检测器包括两个D触发器、两个二输入或非门和两个缓冲器。3.如权利要求1所述的三维时钟偏差补偿的装置，其特征在于，所述数控延时可调单元包括串联的第一反相器和第二反相器，所述第一反相器和所述第二反相器分别包括两个MOS管，在所述第一反相器的所述两个MOS管的源端连接两个PMOS管，在所述第一反相器的所述两个MOS管的源端连接两个NMOS管。4.如权利要求1所述的三维时钟偏差补偿的装置，其特征在于，在不考虑两条所述时钟路径的容错时，所述相位检测器放置于两个所述时钟TSV之间，所述两个数控延时可调单元分别位于两条所述时钟路径上。5.如权...

【专利技术属性】
技术研发人员：赵振宇，袁强，冯超超，徐实，马卓，马驰远，余金山，乐大珩，何小威，王耀，刘海斌，
申请(专利权)人：中国人民解放军国防科学技术大学，
类型：发明
国别省市：湖南,43