本实用新型专利技术提供一种能够对输入信号的占空比失真进行补偿的输入电路，其包括：占空比校准模块，其基于预定占空比的基准信号产生输出信号；占空比检测电路，其输入端连接占空比校准模块的输出端，其检测占空比校准模块输出的输出信号的占空比，并在输出信号的占空比不等于预定占空比时输出占空比校准控制信号，占空比校准模块基于占空比检测电路输出的占空比校准控制信号对占空比校准模块进行校准，直到得到的输出信号的占空比等于预定占空比；复制占空比校准模块的结构而形成的输入模块，其也基于占空比检测电路输出的占空比校准控制信号对输入模块进行校准。与现有技术相比，本实用新型专利技术提供的输入电路能够对输入信号的占空比失真进行补偿。
【技术实现步骤摘要】
【专利说明】
本技术涉及电路设计领域，特别涉及一种能够对输入信号的占空比失真进行补偿的输入电路。【
技术介绍
】对于输入电路来说，由于器件的不匹配等非理想因素，会导致输入信号的占空比的失真。比如，输入信号的占空比为50%，经过输入电路之后，由于该输入电路内的器件的不匹配等非理想因素，可能导致输出信号的占空比只有49%，51 %，或者其它值。占空比的失真会消耗许多时间裕度，在高速应用条件下尤其显得重要。目前来讲，由于器件的不匹配等非理想因素而导致的输入信号的占空比失真是无法消除的，只有靠增加器件的尺寸来减小。然而，这会带来芯片面积以及功耗的增加。因此，有必要提出一种能够对输入信号的占空比失真进行补偿的输入电路。【
技术实现思路
】本技术的目的在于提供输入电路，其能够对输入信号的占空比失真进行补\-ZX O为了解决上述问题，本技术提供一种能够对输入信号的占空比失真进行补偿的输入电路，其包括:占空比校准模块，其基于预定占空比的基准信号产生输出信号；占空比检测电路，其输入端连接所述占空比校准模块的输出端，其检测所述占空比校准模块输出的输出信号的占空比，并在所述输出信号的占空比不等于预定占空比时输出占空比校准控制信号，其中占空比校准模块基于占空比检测电路输出的占空比校准控制信号对占空比校准模块进行校准，直到得到的输出信号的占空比等于预定占空比；复制占空比校准模块的结构而形成的输入模块，其也基于占空比检测电路输出的占空比校准控制信号对输入模块进行校准。进一步的，所述预定占空比为百分之五十，所述输入电路还包括有:基准电压产生电路，其产生基准电压信号；基准信号产生电路，其产生预定占空比的基准信号，其中，占空比校准模块的第一输入端与所述预定占空比的基准信号相连，第二输入端接收所述基准电压信号，其比较所述基准信号和所述基准电压信号并输出表示比较结果的输出信号，所述输入模块的第一输入端与所述目标输入信号相连，第二输入端接收所述基准电压信号，其比较所述目标输入信号和所述基准电压信号并输出表示比较结果的目标输出信号；占空比校准模块基于占空比检测电路输出的占空比校准控制信号调整并得到一组占空比校准参数，基于调整得到的占空比校准参数对占空比校准模块进行校准，在基于占空比校准控制信号的不断调整下得到一组最终占空比校准参数，基于该组最终占空比校准参数对占空比校准模块进行校准以使得其输出的输出信号的占空比等于预定占空比。进一步的，占空比检测电路包括缓冲器、反相器、第一电阻、第二电阻、第一电容、第二电容、比较器和控制单元。所述缓冲器的输入端与反相器的输入端相连，所述缓冲器和所述反相器的输入端接收来自占空比校准模块输出的输出信号；缓冲器的输出端依次经由第一电阻和第一电容与接地端相连，反相器的输出端依次经由第二电阻和第二电容与接地端相连，第一电阻和第一电容的连接端与比较器的第一输入端相连，第二电阻和第二电容的连接端与比较器的第二输入端相连，比较器的输出端与控制单元的输入端相连，所述控制单元基于比较器输出的比较结果输出占空比校准控制信号。进一步的，占空比校准模块和输入模块均包括有输出驱动电路，该输出驱动电路包括输入端、连接于电源端和其输出端之间的多个第一输出驱动单元和连接于其输出端和接地端之间的多个第二输出驱动单元，每个第一输出驱动单元内都包括连接于电源端和所述输出驱动电路的输出端之间第一控制开关和PMOS晶体管，每个第二输出驱动单元内都包括连接于输出端和接地端之间NMOS晶体管和第二控制开关，各个第一输出驱动单元中的PMOS晶体管和各个第二输出驱动单元的NMOS晶体管的栅极共同相连，形成该输出驱动电路的输入端，各个第一输出驱动单元中的PMOS晶体管和各个第二输出驱动单元的NMOS晶体管的漏极共同相连后，形成该输出驱动电路的输出端，通过控制第一控制开关和第二控制开关的导通或关断能够将其所在的第一输出驱动单元和第二输出驱动单元有效地的弓丨入该输出驱动电路或从该输出驱动电路中去除，基于占空比校准控制信号控制占空比校准模块和输入模块中导通的第一控制开关和第二控制开关的数目，以实现对占空比校准模块和输入模块的校准。进一步的，所述占空比校准模块和输入模块均还包括有输出缓冲单元，该输出缓冲单元的输入端与所述输出驱动电路的输出端相连，其输出端作为占空比校准模块和输入模块均的输出端。进一步的，在占空比检测电路检测到所述占空比校准模块输出的输出信号的占空比低于预定占空比时，输出占空比校准控制信号以增加导通的第一控制开关的数目和/或减少导通的第二控制开关的数目；在占空比检测电路检测到所述占空比校准模块输出的输出信号的占空比高于预定占空比时，输出占空比校准控制信号以减少导通的第一控制开关的数目和/或增加导通的第二控制开关的数目。进一步的，所述占空比校准模块和输入模块均还包括有输入比较单元，所述输入比较单元的第一输入端连接预定占空比的基准信号或目标输入信号，所述输入比较单元的第二输入端连接一基准电压信号，该输入比较单元的输出端与所述输出驱动电路的输入端相连。进一步的，所述输入比较单元包括PMOS晶体管MPO和MP1、NM0S晶体管ΜΝ0、丽1、MNOB和MN1B。PMOS晶体管MPO和MPl源极与电源端相连，PMOS晶体管MPO的漏极与NMOS晶体管MNO的漏极相连，PMOS晶体管MPl的漏极与NMOS晶体管MNl的漏极相连，NMOS晶体管MNO、MNl、MNOB和MNlB的源极与接地端相连，NMOS晶体管MNOB的漏极与NMOS晶体管MNO的漏极以及NMOS晶体管MNlB的栅极相连，NMOS晶体管MNlB的漏极与NMOS晶体管MNl的漏极以及NMOS晶体管MNOB的栅极相连，PMOS晶体管MPO的栅极和NMOS晶体管MNO的栅极相连后作为所述输入比较单元的第一输入端，PMOS晶体管MPl的栅极和NMOS晶体管丽I的栅极相连后作为所述输入比较单元的第二输入端，PMOS晶体管MPl的漏极和NMOS晶体管丽I的漏极相连的节点为输入比较单元的输出端。与现有技术相比，本技术中利用基准信号对占空比校准模块的占空比进行校准，从而实现了对输入模块的占空比的同步校准，从而可以消除或减少器件的不匹配等非理想因素对输入信号的占空比失真造成的影响。【【附图说明】】为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中:图1为本技术中的能够对输入信号的占空比失真进行补偿的输入电路在一个实施例中的结构框图；图2为本技术中的占空比检测电路在一个实施例中的结构框图；图3为本技术中的占空比校准电路或输入模块在一个实施例中的结构框图；和图4为图3中的输出驱动电路在一个实施例中的电路图。【【具体实施方式】】为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本技术作进一步详细的说明。此处所称的“一个实施例”或“实施例”是指可包含于本技术至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中本文档来自技高网...
【技术保护点】
一种能够对输入信号的占空比失真进行补偿的输入电路，其特征在于，其包括：占空比校准模块，其基于预定占空比的基准信号产生输出信号；占空比检测电路，其输入端连接所述占空比校准模块的输出端，其检测所述占空比校准模块输出的输出信号的占空比，并在所述输出信号的占空比不等于预定占空比时输出占空比校准控制信号，其中占空比校准模块基于占空比检测电路输出的占空比校准控制信号对占空比校准模块进行校准，直到得到的输出信号的占空比等于预定占空比；复制占空比校准模块的结构而形成的输入模块，其也基于占空比检测电路输出的占空比校准控制信号对输入模块进行校准。
【技术特征摘要】
【专利技术属性】
技术研发人员：彭进忠，戴颉，李耿民，职春星，
申请(专利权)人：灿芯半导体上海有限公司，
类型：新型
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。