一种DLL电路制造技术

本发明专利技术公开了一种DLL电路，包括：依次串接并形成环路的PD、CP、LPF和VCDL，还包括：让外部控制电压信号给所述LPF的电容充电，拉动VCTRL线的初始状态到延迟小于1Tclk的范围的模拟自起动电路；在所述模拟自起动电路稳定后，用于判断延迟是在1/2Tclk内还是在1/2Tclk和1Tclk之间的假锁保护电路。本发明专利技术不需要数字电路的配合，实现简单，没有附加硬件，不人为引人抖动，节约芯片面积和功耗。

【技术实现步骤摘要】
一种DLL电路
本专利技术涉及DLL(延迟锁相环，Delay—lockedLoop)电路。
技术介绍
随着电路设计集成度的提高和更高速的应用，对于低噪声，高精度的时钟要求越来越强烈。一般的相位插值器中常常需要用到四相位时钟，正交的四相位时钟一般有如下几种产生方法：偶数阶的环形锁相环(ring-PLL),常用于5GHz以下的时钟电路中；LCtankVCO(由电感电容控制的正交电压控制振荡器)直接产生正交时钟用于高频电路中，但缺点是面积过大，功耗大；或者用LCtankVCO产生的时钟作为延迟锁相环输入去产生四相位时钟。DLL技术是在PLL技术上改进得到的，现在被广泛应用于时序领域中。它继承了PLL电路的锁相技术，但去掉了PLL(锁相环)电路内的振荡器部分，取而代之的是一根延迟量可控制的延迟线。相比于PLL，DLL有它固有的优点：一阶系统，天然稳定；没有PLL的噪声积累；锁定时间更快；易于集成。传统的DLL电路结构如下图2、3所示。它由四个主要模块组成，鉴相器(phasedetector,简称PD)，电荷泵(chargepump,简称CP)，本文档来自技高网...

【技术保护点】
1.一种DLL电路，包括：依次串接并形成环路的PD、CP、LPF和VCDL，其特征在于，还包括：/n让外部控制电压信号给所述LPF的电容充电，拉动VCTRL的初始状态到延迟小于1Tclk的范围的模拟自起动电路；以及/n在所述模拟自起动电路稳定后，用于判断延迟是在1/2Tclk内还是在1/2Tclk和1Tclk之间的假锁保护电路。/n

【技术特征摘要】
1.一种DLL电路，包括：依次串接并形成环路的PD、CP、LPF和VCDL，其特征在于，还包括：
让外部控制电压信号给所述LPF的电容充电，拉动VCTRL的初始状态到延迟小于1Tclk的范围的模拟自起动电路；以及
在所述模拟自起动电路稳定后，用于判断延迟是在1/2Tclk内还是在1/2Tclk和1Tclk之间的假锁保护电路。


2.根据权利要求1所述的DLL电路，其特征在于，所述PD的一个输入端接入0度相位的时钟信号CK0，另一个输入端连接所述VCDL的输出端，两个输出端连接所述CP的两个输入端；
所述VCDL的输入端接入0度相位的时钟信号CK0，所述VCDL的输出端输出360度相位的时钟信号CK360；
所述CP的输出端输出延迟锁相环的开环启用信号给所述LPF的输入端；
所述LPF的输出端输出VCTRL信号给所述VCDL的控制端。


3.根据权利要求1所述的D...

【专利技术属性】
技术研发人员：魏来，
申请(专利权)人：灿芯半导体上海有限公司，
类型：发明
国别省市：上海;31