延迟电路系统技术方案

本发明专利技术提供一种具有延迟电路系统的集成电路。延迟电路系统可接收时钟信号并且生成相应的延迟时钟信号。与传统系统相比，使用该延迟电路系统生成的延迟时钟信号可呈现减少的占空比失真。该延迟电路系统可包括脉冲发生电路、延迟电路以及锁存电路。该脉冲发生电路可响应于在其输入处检测到上升边缘或下降边缘来生成脉冲。脉冲可通过延迟电路传播。该锁存电路可响应于在其控制输入处接收脉冲来生成（重建）延迟版本的时钟信号。该延迟电路系统可用于占空比失真校正电路系统、延迟锁定回路以及其它控制电路系统。

【技术实现步骤摘要】
【国外来华专利技术】

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：D·刘易斯，
申请(专利权)人：阿尔特拉公司，
类型：
国别省市：