延迟时间测量电路以及方法技术

本发明专利技术提供一种延迟时间测量电路及方法。由于根据本发明专利技术的延迟时间量测电路及方法利用具有回馈结构的延迟链，因此可量测的延迟时间不受限制。此外，可减少构成延迟链的延迟组件的数量，以便可以在较小的布置区域中实现延迟时间量测电路。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种延迟时间测量电路及方法，且更具体而言，涉及一种包 测量方法。
技术介绍
延迟时间测量电3各用于测量/人基准时间至施加^皮测量信号时的时间间 隔，并输出对应于所测量时间间隔的值。输出数字凄史据作为所测量时间间隔的延迟时间测量电3各亦称为时间-数字转换电路(time-to-digital converter circuit),且用于各种电子装置中。 一般而言，能够利用数字数据输出时域值 的延迟时间测量电路，接收用于指定测量开始时间的基准信号以及测量的测 量信号，并测量此测量信号相对于基准信号的延迟。此处，延迟时间测量电 路可利用各种方法来测量延迟时间。根据典型方法，延迟时间测量电路具有 用于测量延迟时间的延迟4连。图1是利用延迟链来测量延迟时间的现有延迟时间测量电路的示例的电 路图。图l一皮公开于韩国第2005-117183号专利申请(以下称引用专利技术)中， 其显示用于将阻抗或电压变化转换成延迟差并测量延迟差的传感器或模拟-数字转换器(Analog-to-Digital Converter; ADC )。在图1中，延迟时间测量 电路1包括读取信号产生器10、重设信号产生器20、延迟链30、温度计码 产生器40以及二进制码解码器50。读取信号产生器10包括用于对基准信号ref进行反相及延迟的反相器(inverter )11 、用于对测量信号sen进行延迟的反相器12及13、以及与(AND ) 门AND1，其中与门AND1用于对经反相及延迟的基准信号ref与经延迟的测 量信号sen执行与运算，以产生与经反相及延迟的基准信号ref的上升沿(rising edge)同步计时的读取信号。重设信号产生器20包括反相器I4及 15,用于对测量信号sen进行延迟；异或(XOR)门XOR，用于对经延迟的测量信号sen与未经延迟的测量信号sen执行异或运算，以产生与测量信号 sen的上升沿及下降沿(falling edge )同步计时的信号；以及与门AND2,用 于对异或门XOR的输出信号与经延迟之测量信号sen执行与运算，以产生与 经延迟的测量信号sen的下降沿同步计时的重设信号。此处，在通过偶数个反相器12及13以及与门AND1产生读取信号read 的同时，通过偶数个反相器14及15 、异或门XOR及与门AND2产生重设信 号reset。因此，读取信号read的计时先于重设信号reset。换言之，由于与读 取信号read相比，重设信号reset是通过再一逻辑门XOR所产生，故读耳又信 号read的计时先于重设信号reset。延迟链30包括多个串联连接的延迟元件Dl至D7，用于使基准信号ref 延迟，以产生多个延迟信号delayl至delay7。温度计码产生器40包括多个 D触发器(flip-flop ) D-FF1至D-FF7，用于响应延迟信号delayl至delay7而 锁存测量信号sen，藉以产生多个输出信号Q1至Q7,且此多个D触发器D-FF1 至D-FF7由重设信号进行重设；以及多个与非门NAND1至NAND7,用于对 此多个D触发器D-FF1至D-FF7的多个输出信号Ql至Q7与读取信号read 执行与非运算，以产生温度计码。且二进制码解码器50用于将温度计码转换 成二进制码b—code。以下将参照图2来"i兌明图1的延迟时间测量电^各1的梯:作。当接收到具有相同延迟时间的基准信号ref和测量信号时，延迟时间测 量电路1的^t喿作如下。延迟链30使基准信号ref经延迟元件Dl至D7延迟，以产生具有不同延 迟时间的延迟信号delayl至delay7，且所有D触发器D-FF1至D-FF7与各个 延迟信号delayl至delay7的上升沿同步地锁存具有高电平的测量信号sen， 以产生具有高电平的输出信号Ql至Q7。当在特定时间后对读取信号read进行计时时，与非门NAND1至NAND7 对读取信号与输出信号Q1至Q7执行与非运算，以产生值为"0" (0000000)的温度计码。然后，二进制码解码器50接收温度计码，将所接收温度计码转 换成二进制码b—code，并输出二进制码b—code。然而，当具有延迟差tdiff的基准信号ref和测量信号sen被施加至延迟 时间测量电路1时，D触发器D-FF1接收延迟时间短于测量信号sen的延迟的延迟信号delay2至delay7。然后，D触发器D-FF1锁存具有低电平的测量信号sen以产生具有低电 平的输出信号Ql，且其他D触发器D-FF2至D-FF7锁存具有高电平的测量 信号sen以产生具有高电平的输出信号Q2至Q7，这类似于前面的情形。当在特定时间后对读取信号read进行计时时，与非门NAND1至NAND7 因响应于D触发器D-FF1至D-FF7的输出信号Ql至Q7而产生温度计码 "1000000"。换言之，温度计码的值对应于基准信号ref与测量信号sen之间 的延迟差tdiff。二进制码解码器50接收具有对应于延迟差tdiff的值的温度计码，将温 度计码转换成二进制码b—code，并输出二进制码b—code。藉此，延迟时间测量电路1根据基准信号ref与测量信号sen之间的延迟 差而使D触发器D-FF1至D-FF7输出具有不同电平的输出信号Ql至Q7, 以计算基准信号ref与测量信号sen之间的延迟差。在图1所示的延迟时间测量电路l中，可测量的总延迟时间的长度及精 度取决于构成延迟链30的延迟元件Dl至D7。更具体而言，各个延迟元件 Dl至D7使基准信号ref延迟的延迟时间决定延迟时间测量电路1所能测量 的延迟时间的精度，且延迟元件Dl至D7的数量决定可测量延迟时间的长度。举例而言，当延迟《连30包括延迟时间分别为IO纳秒的五十个延迟元件 时，可测量的总延迟时间为500纳秒(50x10纳秒)，这可通过"延迟元件的 数量"x "延迟元件的延迟时间"计算得出。此处，可测量的延迟时间的精度 是各延迟元件的延迟时间，即10纳秒。换言之，可测量延迟时间的单位是 IO纳秒。当延迟链30包括延迟时间分别为IO纳秒的二十个延迟元件时，可测量 延迟时间的精度为IO纳秒。因延迟元件的数量为二十，故可测量的总延迟时 间为200纳秒(20x10纳秒)。当延迟链30包括延迟时间分别为5纳秒的五十个延迟元件时，可测量延 迟时间的精度为5纳秒，且可测量的总延迟时间为250纳秒(50x5纳秒)。简言之，当延迟元件的延迟时间缩短时，即使延迟链30包括相同数量的 延迟元件，可测量的总延迟时间也会缩短。换言之，即使^l测量的总延迟时 间固定不变，在延迟链30中也需要大量的延迟元件，以提高测量精度。因此，具有延迟链30的延迟时间测量电路1需要更大数量的延迟元件才能测量更长的延迟时间及提高精度。
技术实现思路
技术问题本专利技术旨在提供一种延迟时间测量电路，其在反馈结构中包括构成延迟 链的多个延迟元件，且因此可利用较少数量的延迟元件来测量较长的延迟时 间，且本专利技术还提供一种延迟时间测量电路的延迟时间测量方法。技术方案本专利技术的一个方面提供一种延迟时间测量电路，包括延迟链单元，用 于选择指示延迟时间测量的开始的基准信号或反馈信号，以接收所选择的信 号作为输入信号，并具有多个串联连接的延迟元件以对输入信本文档来自技高网...

【技术保护点】
一种延迟时间测量电路，包括：　延迟链单元，用于选择反馈信号或指示延迟时间测量的开始的基准信号，以接收所述选择的信号作为输入信号，并具有串联连接的多个延迟元件以对所述输入信号进行延迟，所述延迟链单元使所述经延迟的输入信号反相、输出所述反 相信号作为所述反馈信号、以及对所述反相信号的反馈重复次数进行计数以输出迭代计数信号；　代码产生单元，用于对测量信号与所述输入信号以及由除最末延迟元件之外的延迟元件所施加的多个延迟信号的每个进行比较，以测量所述测量信号相对于所述基准信号 的延迟时间，以产生代码信号；以及　解码器，用于对所述代码信号及所述迭代计数信号进行解码，以输出测量延迟值。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：李芳远，郑德暎，申荣昊，李济赫，李柱旼，
申请(专利权)人：艾勒博科技股份有限公司，
类型：发明
国别省市：KR[韩国]