延迟补偿电路制造技术

一种用于通过测量芯片内延迟元件的有效延迟确定所述芯片的处理效果、电压和温度（ＰＶＴ）状态的延迟补偿电路。该延迟补偿电路包括多个取样模块，每个取样模块从带抽头延迟电路内的一系列延迟单元的一个中接收被延迟的时钟信号。所述延迟补偿电路在被锁定到一个固定输入信号上的总取样模块数的基础上使用所述被延迟的时钟信号产生一个输出值。由于每个延迟单元的延迟在ＰＶＴ状态变化的基础上变化，所以，由所述延迟补偿电路产生的所述输出值确定所述芯片中的ＰＶＴ状态。这些输出值可以被用于将元件设计成补偿ＰＶＴ状态的变化或在被检测ＰＶＴ状态的基础上控制一个可变延迟元件。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术通常涉及一种同步电路设计，特别是涉及一种用于测量和补偿在一个集成电路的处理、电压和温度(PVT)状态变化的电路。
技术介绍
在数字电路中，同步逻辑元件通过在一个时钟信号瞬变期间接收和锁定一个数据信号工作。这种逻辑元件包括D触发器、锁存电路、线性反馈移位寄存器(LFSR)和计数器。为了使同步逻辑元件能够锁定数据信号，所述信号必须在所述时钟沿之前、即在建立时间期间内保持一段时间的稳定。另外，所述数据信号通常必须在所述时钟沿之后、即在保持时间期间内保持一定时间，以便利用所述同步逻辑元件进行锁定。如果在所述同步逻辑元件的建立时间和保持时间内所述数据信号都处于不稳定状态，所述数据信号就不一定被所述逻辑元件捕捉。附图说明图1A示出了一个同步逻辑元件、具体地说是一个D触发器DFF的工作。在这个例子中，输入数据信号A被用做时钟信号。通常，所述数据信号和时钟信号是不被共享的，而是不同的信号。它们可以被表示为共享图1A和1B中的同一个信号以便简化相关技术的描述。这里的所有描述都应用于时钟和数据信号是不同的情况。如图1A的时序图所示，信号A被施加在所述D触发器DFF的D输入端和时钟输入端CK本文档来自技高网...

【技术保护点】
一种装置，包括：包含多个带抽头的延迟单元的带抽头的延迟电路，所述带抽头的延迟电路接收第一脉冲信号作为输入；多个取样模块，在经过所述带抽头的延迟电路传送所述第一脉冲信号的同时每个取样模块接收第二脉冲信号作为输入，和利用从所述多个带抽头 的延迟单元中的一个延迟单元输出的抽头输出信号定时每个取样模块；和一个编码器，用于在一定数量被锁定到所述第二脉冲信号中的取样模块的基础上产生一个输出值。

【技术特征摘要】

【专利技术属性】
技术研发人员：曹先国，奥贝德杜阿多，叶波，
申请(专利权)人：朗迅科技公司，
类型：发明
国别省市：US[美国]