延迟闩锁环电路制造技术

本发明专利技术的延迟闩锁环（ＤＬＬ）电路具有相当于内部时钟对外部时钟的延迟的虚拟延迟电路（２００），包含利用延迟量调整信号调整延迟量的粗延迟电路（４００）和细延迟电路（５００）的可变延迟附加电路，与经内部时钟和可变延迟附加电路及虚拟延迟输入的延迟时钟进行相位比较并向可变延迟附加电路输出延迟量调整信号的相位比较电路（３００）。作为脉冲串开始时的初始化模式，使在内部时钟的１个时钟周期之间调定成逻辑‘１’的第１信号通过上述虚拟延迟输入可变延迟附加电路，利用可变延迟附加电路，在内部时钟的１个时钟周期结束之前检测第１信号的逻辑‘１’的持续定时，通过根据持续定时设定粗延迟电路的延迟量来对可变延迟附加电路的延迟量进行初始设定。

【技术实现步骤摘要】
【国外来华专利技术】

【技术保护点】
一种ＤＬＬ电路，其特征在于，具有：相当于对外部时钟的内部时钟延迟的虚拟延迟，包含利用延迟量调整信号调整延迟量的粗延迟电路和细延迟电路的可变延迟附加电路，比较内部时钟和经上述可变延迟附加电路及虚拟延迟输入的延迟时钟的相位，并向上述可变 延迟附加电路输出延迟量调整信号的相位比较电路；作为脉冲串开始时的初始化模式，具有：使在上述内部时钟的１个时钟周期之间调定成逻辑‘１’的第１信号通过上述虚拟延迟输入上述可变延迟附加电路的部分，检测利用上述可变延迟附加电 路通过上述虚拟延迟输入的上述第１信号的逻辑‘１’的持续定时，到上述内部时钟的１个时钟周期结束，通过根据上述持续定时设定该可变延迟附加电路内的粗延迟电路的延迟量来设定该可变延迟附加电路的延迟量的初始值的部分；作为上述可变延迟附加电路中 的延迟量的初始设定后的闩锁模式，具有：利用上述可变延迟附加电路内的粗延迟电路和细延迟电路使上述内部时钟延迟，同时，一边利用由上述相位比较电路输出的延迟量调整信号对该可变延迟附加电路内的粗延迟电路和细延迟电路的延迟量进行校正，一边生成 滞后１个时钟周期和上述外部时钟同步的输出时钟的时钟输出部分。...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：前田贤吾，谷川明，西山增治，大堀庄一，平野诚，高岛洋，的场伸次，浅野正通，
申请(专利权)人：夏普株式会社，凸版印刷株式会社，
类型：发明
国别省市：JP[日本]