同步延迟电路制造技术

一种同步延迟电路，包括让一定间隔的脉冲或者脉冲沿通行的第一延迟电路列１、按照和脉冲或者脉冲沿在第一延迟电路列中通行的长度成比例的长度让脉冲或者脉冲沿通行的第二延迟电路列２，以及存储并再现时钟驱动器的延迟时间的寄存延迟电路５，在时钟周期中ｔｃＫ中通过在寄存延迟电路５和延迟电路列１中行进，就不需要时钟驱动器的空转而获得ｔｃＫ－（ｔｄ１＋ｔｄ２）的延迟量。该电路不需要在布线设计变更时空转时钟驱动器，从而提高了设计效率和精度。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种同步延迟电路，在控制时钟信号的同步延迟电路中，其特征是包括让一定间隔的脉冲或者脉冲沿通行的第一延迟电路列、按照和脉冲或者脉冲沿在所述第一延迟电路列中通行的长度成比例的长度让脉冲或者脉冲沿通行的第二延迟电路列、以及存储并再现时钟脉冲在时钟驱动器中行进的时间的电路装置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：佐伯贵范，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]