本发明专利技术的实施方式涉及用于占空比失真校正的方法和系统。具体地，通过确定占空比校正因子来校正存储器控制器和存储器之间的DQ和DQS信号的占空比失真。通过向多个差分DQS信号应用占空比校正因子来校正占空比失真。跨越存储器控制器和突发存储器之间的多个差分DQS信号来校正占空比失真。
【技术实现步骤摘要】
本专利技术概括地涉及计算机存储器，更具体地，涉及在双倍数据速率(DDR)存储器系统中的占空比失真的校正。
技术介绍
在DDR存储器系统中，数据通过数据查询(DQ)通道以波的形式来作为数据查询传输，其中较高的半个波指示为二进制1，较低的半个波指示为二进制O。DDR存储器作为突发(busting)存储器系统操作。突发存储器系统不以在稳定频率下操作的稳定状态时钟来操作。而是，作为波而发布数据查询选通(data query strobe, DQS)以指示数据正被通过DQ通道传输。波的起伏称为占空比。DQS的占空比必须与DQ中的数据同步。DQ和DQS的对准产生数据眼，该数据眼标记何时应当由存储器系统的锁存器采集数据。DQ和DQS中的起伏可以影响占空比，这导致波变得不对准并且使得数据眼变窄。随着数据眼变窄，DQ误读的概率增加。在DQ和DQS中的一个起伏称为占空比失真。占空比失真呈现在现代DDR存储器上的DQ和DQS读和写路径两者中。读和写路径中数据眼占空比失真是由存储器控制器驱动器、通道、接收器和/或DDR存储器系统中的数字锁存器产生。训练总线或者DQ比特的字节的一个常规处理是，改变接收器参考电压(VREF)并观察当DQ到DQS内部延迟改变时哪个值导致最大眼开放。该处理不但找到数据眼中的最大开放而且补偿DQ的数据路径占空比失真。在DQ接收器之后并且一路到第一锁存器的DQ占空比失真通过调整VREF而补偿。然而源自时钟的DQ占空比失真不通过该方法来补偿(或者训练排除)。尽管通常可以训练排除DQ中的占空比失真(如上所述)，DQS还可能具有将裕度进行降级的占空比失真。专利技术内容一个实施方式是占空比校正系统，包括与存储器控制器和突发存储器通信的占空比校正模块。占空比校正模块被配置以确定占空比校正因子。占空比校正模块还被配置以校正在存储器控制器与突发存储器之间的多个差分DQS信号中的占空比失真。占空比校正模块通过向多个差分DQS信号应用占空比校正因子而校正占空比失真。另一实施方式是突发存储器系统，包括与存储器控制器和突发存储器通信的占空比校正模块，占空比校正模块被配置以确定存储器控制器与突发存储器之间的多个信号中的占空比失真。多个信号包括数据信号和多个突发数据选通信号。突发存储器系统还校正在存储器控制器与突发存储器之间的多个信号中的占空比失真。突发存储器系统通过对数据信号和多个突发数据选通信号进行同步，来校正占空比失真。另一实施方式是一种用于校正突发存储器系统中的占空比失真的方法。该方法包括确定在存储器控制器与突发存储器之间的多个信号中的占空比失真。多个信号包括数据信号和多个突发数据选通信号。该方法附加包括校正存储器控制器与突发存储器之间的多、个信号中的占空比失真。该方法通过对数据信号和多个突发数据选通信号进行同步，来校正占空比失真。另一实施方式是一种用于在突发存储器系统中校正占空比失真的计算机程序产品，该计算机程序产品包括由处理电路可读的有形存储介质并存储用于执行方法的指令。该方法包括确定存储器控制器与突发存储器之间的多个信号中的占空比失真。多个信号包括数据信号和多个突发数据选通信号。该方法附加包括校正存储器控制器与突发存储器之间的多个信号中的占空比失真。该方法通过对数据信号和多个突发数据选通信号进行同步，来校正占空比失真。通过本实施方式的技术而认识到附加特征和优点。在此所述的其他实施方式和方面被认为是请求保护的专利技术的一部分。为了更好地理解本专利技术及其优势和特征，请参见说明书和附图。附图说明在说明书结论处的权利要求书中明确地要求并且特别指出了关于本专利技术的主题。结合附图并从下文的详细描述中，本专利技术的前述和其他特征以及优势是显然的，在附图中图I图示了在一个实施方式中的写数据传输的框图；图2图示了在一个实施方式中的具有占空比失真校正的写突发存储器系统的框图；图3图示了在一个实施方式中的读数据传输的框图；图4图示了在一个实施方式中的具有占空比失真校正的读突发存储器系统的框图；图5图示了在一个附加实施方式中的具有占空比失真校正的读突发存储器系统的框图；图6图示了在一个附加实施方式中的具有占空比失真校正的读突发存储器系统的框图；图7图示了在一个实施方式中的计算用于校正占空比失真的偏移的处理流；图8图示了在一个附加实施方式中的针对读操作来计算用于校正占空比失真的偏移的处理流；以及图9图示了在一个附加实施方式中的针对写操作来计算用于校正占空比失真的偏移的处理流程。具体实施例方式本专利技术的实施方式涉及降低或者消除数据查询选通(DQS)的占空比失真的新方法。在一个实施方式中，占空比校正针对读和写DQS路径两者而在双倍数据速率(DDR)存储器控制器中实现。占空比校正用于补偿在接收器与DDR存储器的第一锁存器之间以及在接收器与存储器控制器的第一锁存器之间的差分DQS信号中存在的任何DQS占空比失真。通过替换DQS路径中的占空比校正模块，出现差分信号的占空比并且可以对其进行训练以产生对于DQS数据眼裕度而言的较大数据查询(DQ)。在训练全部读和写DQS路径后，对于上升和下降DQS沿两者的建立和保持时间将相等(或者大致相等)，这将产生较大的数据目艮。如本领域技术人员已知，具有较大数据眼可以改进特定信号、总线或者接口可以操作的速度。图I图示了通过当代突发存储器系统进行的写数据传输的框图。时钟102针对数据写来向发送逻辑104提供定时信号。发送逻辑104通过DQ通道109和DQS通道106向DQ接收器108和DQS接收器110发送DQ和DQS。DQ接收器108向锁存器114和116传输数据(DQ)。DQS接收器110向锁存器114和116传 输时钟(DQS)。占空比失真118将在DQS接收器110处和DQ接收器108处的DQ和DQS眼开放变窄，并且被传递至锁存器114和116。由于如下内容而可能将占空比失真118引入发送和接收路径发送逻辑104、存储器系统的发送和接收路径之间发出的信号的上升和/或下降沿的倾斜、DQS接收器310和DQ接收器312中的占空比失真118、在DQS接收器110和DQ接收器108到锁存器114和116之间的发送路径、锁存器114和116中的非对称行为、环境条件(诸如影响存储器系统的物理组件的温度和外界电压)以及现有技术中已知的其他原因。数据(DQ)针对数据写而通过DQ通道109在存储器控制器150和存储器151之间发送。DQ通过改变DQ通道109上的电压产生在DQ接收器108处可见的DQ波形170，来提供二进制数据信号。存储器151利用差分DQS和DQS#信号锁存正确的DQ。DQS和DQS#在突发中操作，每个突发维持特定占空比。为了将数据眼最大化，DQS波形171与DQ波形170来将其上升和下降沿居中。随着这些波形升高和降低，在高和低信号之间形成过渡时段。该时段称为DQS眼。宽的DQS眼(诸如图I所示的DQS眼180)允许存储器151更为准确地确定并且因此捕获数据。如果DQS和DQS#的占空比是非理想的，则DQS眼变窄并且可以在DQ的发送和接收中引入错误。上述各种现象影响数据写的DQS的占空比。图I绘出了具有变窄DQS眼181的典型失真DQS信号172。该失真的DQS信号172通过DQS接收器110传播输出失真的数字信本文档来自技高网...
【技术保护点】
一种占空比校正系统，包括：占空比校正模块，可通信地耦合至存储器控制器和突发存储器，所述占空比校正模块被配置以执行：确定占空比校正因子；通过向在所述存储器控制器与所述突发存储器之间的多个差分DSQ信号应用所述占空比校正因子，校正所述多个差分DQS信号中的占空比失真。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：金圭贤，P·拉德鲁德，J·D·斯洛特，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。