System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 具有设置在有源栅极下方的电源轨的半导体结构制造技术_技高网

具有设置在有源栅极下方的电源轨的半导体结构制造技术

技术编号:41218111 阅读:9 留言:0更新日期:2024-05-09 23:39
公开了包括具有掩埋电源轨的半导体器件的半导体结构。在一个示例中,半导体结构包括多个半导体器件。每个半导体器件通过电介质层与相邻的半导体器件隔离。该半导体结构还包括跨该多个半导体器件延伸的第一扩散断裂部、跨该多个半导体器件延伸的第二扩散断裂部、以及跨该多个半导体器件延伸的多个栅极。栅极设置在第一扩散断裂部和第二扩散断裂部之间。每个半导体器件包括在该多个栅极下方在该第一扩散断裂部与该第二扩散断裂部之间延伸的电源轨。

【技术实现步骤摘要】
【国外来华专利技术】


技术介绍

1、半导体工艺技术中的连续创新使得能够实现更高的集成密度和器件缩放。随着半导体工业向7nm技术节点以及更高技术节点移动,半导体fet器件结构必须被缩放至更小的尺寸以提供增加的每个覆盖区面积的器件宽度。对此,非平面fet器件(诸如纳米片fet器件、纳米线fet器件、垂直fet器件、finfet器件等)是用于连续cmos缩放的可行选项。通常,纳米线fet器件包括器件沟道,该器件沟道包括堆叠配置中的一个或多个纳米线层,其中,每个纳米线包括细长半导体层,该细长半导体层的宽度与细长半导体层的厚度大致相同或稍大。纳米片fet器件类似于纳米线fet器件片,因为器件沟道包括处于堆叠配置的一个或多个纳米片层,但是其中每个纳米片层具有基本上大于该纳米片层的厚度的宽度。在纳米线/纳米片fet器件中,在堆叠配置中的每个纳米线/纳米片层之上和之下形成公共栅极结构,由此针对给定的覆盖区面积增加fet器件宽度(或沟道宽度),并且因此增加驱动电流。


技术实现思路

1、所公开的实施例包括包含掩埋电源轨(bpr)的半导体结构以及用于制造包含bpr的半导体结构的技术。

2、例如,一个实施例包括半导体结构,该半导体结构包括栅极、第一源极/漏极区、第二源极/漏极区以及设置在栅极、第一源极/漏极区和第二源极/漏极区下方的电源轨。电源轨与第一源极/漏极区电接触。

3、另一实施例包括一种半导体结构,该半导体结构包括第一有源栅极和扩散断裂部。所述扩散断裂部包括隔离区,所述隔离区被配置为将所述第一有源栅极与至少第二有源栅极电隔离。所述半导体结构进一步包括电源轨,所述电源轨设置在所述第一有源栅极下方并且延伸至所述扩散断裂部。所述扩散断裂部包括电耦合至所述电源轨的接触部。

4、另一实施例包含半导体结构,所述半导体结构包含半导体基板、设置于所述半导体基板上的第一电介质层、设置于所述第一电介质层上的电源轨、设置于所述电源轨上的第二电介质层以及从所述第二电介质层延伸的栅极。

5、另一实施例包括一种半导体结构,该半导体结构包括多个半导体器件。每个半导体器件通过电介质层与相邻的半导体器件隔离。该半导体结构还包括跨该多个半导体器件延伸的第一扩散断裂部、跨该多个半导体器件延伸的第二扩散断裂部、以及跨该多个半导体器件延伸的多个栅极。栅极设置在第一扩散断裂部和第二扩散断裂部之间。每个半导体器件包括在该多个栅极下方在该第一扩散断裂部与该第二扩散断裂部之间延伸的电源轨。

6、另一实施例包括一种制造半导体结构的方法,该方法包括在半导体基板上形成堆叠结构。所述堆叠结构包含第一牺牲层、第二牺牲层、设置于所述第一牺牲层与所述第二牺牲层之间的第三牺牲层、多个附加牺牲层以及多个沟道层。所述方法进一步包含在所述堆叠结构上形成多个栅极结构,以及用电介质材料代替所述第一和第二牺牲层以形成对应的第一和第二电介质层。电介质材料还在栅极结构上形成侧壁。该方法还包括:在多个栅极结构的第一和第二栅极结构之间蚀刻多个附加牺牲层、多个沟道层和第二电介质层,以通过第二电介质层暴露第三牺牲层;以及在第一和第二栅极结构之间并且与第三牺牲层接触地形成源极/漏极区。所述方法进一步包括打开所述多个栅极结构中的给定栅极结构以暴露所述第三牺牲层,以及用电源轨来替换所述第三牺牲层。电源轨与源极/漏极区接触。

7、其他实施方式将在实施方式的以下详细描述中描述,下面结合附图来阅读。

本文档来自技高网...

【技术保护点】

1.一种半导体结构,包括:

2.根据权利要求1所述的半导体结构,其中,所述第一源极/漏极区设置在所述栅极的第一侧上,并且所述第二源极/漏极区设置在所述栅极的第二侧上。

3.权利要求1的半导体结构,其中,所述第二源极/漏极区通过电介质层与所述电源轨隔离。

4.权利要求1的半导体结构,其中,所述栅极通过电介质层与所述电源轨隔离。

5.根据权利要求1所述的半导体结构,还包括接触部,所述第二源极/漏极区设置在所述接触部与所述电源轨之间。

6.权利要求2的半导体结构,其中,所述接触部通过电介质层与所述电源轨电隔离。

7.一种半导体结构,包括:

8.权利要求7的半导体结构,其中:

9.权利要求7的半导体结构,其中:

10.权利要求9的半导体结构,其中:

11.根据权利要求9所述的半导体结构,其中,第一隔离区和第二隔离区均包括填充有电介质材料的无源栅极;

12.权利要求7的半导体结构,其中,所述接触部包括所述扩散断裂部的第一接触部,所述扩散断裂部包括通过电介质层与所述第一接触部电隔离的至少第二接触部,所述第二接触部电耦合至第二电源轨,所述第二电源轨从所述扩散断裂部延伸并且在第三栅极下方。

13.一种半导体结构,包括:

14.权利要求13的半导体结构,其中,所述电源轨的至少一部分设置在浅沟槽隔离层上。

15.权利要求13的半导体结构,其中,所述第二电介质层包括至少一个间隙,所述电源轨经由所述至少一个间隙与至少一个源极/漏极区电连通。

16.权利要求15的半导体结构,所述电源轨通过所述第二电介质层与至少另一源极/漏极区电隔离。

17.权利要求15的半导体结构,其中,电源轨通过所述第二电介质层与所述栅极电隔离。

18.一种半导体结构,包括:

19.权利要求18的半导体结构,其中,所述第一扩散断裂部包括第一接触部和第二接触部,所述第一接触部通过所述电介质层与所述第二接触部隔离,所述第一接触部电耦合到所述多个半导体器件中的第一半导体器件的所述电源轨,并且所述第二接触部电耦合到所述多个半导体器件中的第二半导体器件的所述电源轨。

20.权利要求19的半导体结构,其中,所述第二扩散断裂部包括第三接触部和第四接触部,所述第三接触部通过所述电介质层与所述第四接触部隔离,所述第三接触部电耦合至所述第一半导体器件的所述电源轨,并且所述第四接触部电耦合至所述第二半导体器件的所述电源轨。

21.权利要求18的半导体结构,其中:

22.根据权利要求21所述的半导体结构,其中,所述第一源极/漏极区设置在所述多个栅极中的给定栅极的第一侧上,并且所述第二源极/漏极区设置在所述给定栅极的第二侧上。

23.一种制造半导体结构的方法,包括:

24.根据权利要求23所述的方法,其中,所述第三牺牲层的厚度大于所述第二牺牲层的厚度。

25.根据权利要求23所述的方法,进一步包括用电介质材料填充所述给定栅极结构以形成扩散断裂部的隔离区,所述扩散断裂部包括电耦合至所述电源轨以向所述电源轨供电的接触部。

...

【技术特征摘要】
【国外来华专利技术】

1.一种半导体结构,包括:

2.根据权利要求1所述的半导体结构,其中,所述第一源极/漏极区设置在所述栅极的第一侧上,并且所述第二源极/漏极区设置在所述栅极的第二侧上。

3.权利要求1的半导体结构,其中,所述第二源极/漏极区通过电介质层与所述电源轨隔离。

4.权利要求1的半导体结构,其中,所述栅极通过电介质层与所述电源轨隔离。

5.根据权利要求1所述的半导体结构,还包括接触部,所述第二源极/漏极区设置在所述接触部与所述电源轨之间。

6.权利要求2的半导体结构,其中,所述接触部通过电介质层与所述电源轨电隔离。

7.一种半导体结构,包括:

8.权利要求7的半导体结构,其中:

9.权利要求7的半导体结构,其中:

10.权利要求9的半导体结构,其中:

11.根据权利要求9所述的半导体结构,其中,第一隔离区和第二隔离区均包括填充有电介质材料的无源栅极;

12.权利要求7的半导体结构,其中,所述接触部包括所述扩散断裂部的第一接触部,所述扩散断裂部包括通过电介质层与所述第一接触部电隔离的至少第二接触部,所述第二接触部电耦合至第二电源轨,所述第二电源轨从所述扩散断裂部延伸并且在第三栅极下方。

13.一种半导体结构,包括:

14.权利要求13的半导体结构,其中,所述电源轨的至少一部分设置在浅沟槽隔离层上。

15.权利要求13的半导体结构,其中,所述第二电介质层包括至少一个间隙,所述电源轨经由所述至少一个间隙与至少一个...

【专利技术属性】
技术研发人员:J·弗鲁吉尔谢瑞龙程慷果C·朴
申请(专利权)人:国际商业机器公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1