System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 形成器件周围具有最佳晶体取向的堆叠式纳米片半导体器件制造技术_技高网

形成器件周围具有最佳晶体取向的堆叠式纳米片半导体器件制造技术

技术编号:41280489 阅读:7 留言:0更新日期:2024-05-11 09:31
一种方法提供了具有第一晶体表面取向的半导体结构以及在该半导体衬底上的具有该第一晶体表面取向的第一纳米片堆叠。该半导体衬底结构包括在该第一纳米片堆叠上方的具有第二晶体表面取向的第二纳米片堆叠,其中该第一纳米片堆叠和该第二纳米片堆叠被介电材料分隔开(31)。

【技术实现步骤摘要】
【国外来华专利技术】


技术介绍

1、本专利技术总体上涉及使用两个竖直堆叠的纳米片堆叠的半导体器件形成的领域,并且更具体地涉及竖直堆叠的n型和p型互补金属氧化物半导体(cmos)晶体管的形成,其中,这些晶体管中的每一个具有器件最佳晶体取向。

2、为了获得增加的电路密度和所需的电性能,在器件形成中,半导体器件制造越来越多地使用由非常薄的半导体层或其他材料构成的多个纳米片堆叠。具体地,使用具有小于十纳米特征尺寸的高级器件结构的纳米片堆叠来形成cmos器件变得更加普遍。针对全环绕栅极(gaa)晶体管出现了利用纳米片堆叠的器件制造,这些晶体管可以形成为竖直全环绕栅极(vgaa)或水平全环绕栅极(hgaa)器件。传统地,相邻的p型场效应晶体管(pfet)结构和n型场效应晶体管(nfet)结构被制造为单一类型的gaa器件,诸如两个相邻的hgaa器件或两个vgaa器件,其中这两个相邻的器件是pfet hgaa器件和nfet hgaa器件或pfet vgaa器件和nffet vgaa器件。具体地,采用纳米片堆叠的hgaa器件随着cmos器件中的特征尺寸继续向下缩放而变得更普遍。


技术实现思路

1、本专利技术的实施例公开了一种具有第一晶体表面取向的半导体衬底结构以及在该半导体衬底上的具有第一晶体表面取向的第一纳米片堆叠。该半导体衬底结构包括在该第一纳米片堆叠上方的具有第二晶体表面取向的第二纳米片堆叠,其中该第一纳米片堆叠和该第二纳米片堆叠被介电材料分隔开。

2、本专利技术的实施例公开了一种半导体器件结构,其中半导体器件由竖直堆叠在互补金属氧化物半导体(cmos)器件中的p型场效应晶体管和n型场效应晶体管构成。该半导体器件结构包括半导体衬底、在第一纳米片堆叠中的沟道材料中具有第一晶体表面取向的p型场效应晶体管;以及在第二纳米片堆叠中的沟道材料中具有第二晶体表面取向的n型场效应晶体管,其中该第一晶体表面取向提供该p型沟道材料的优选晶体取向并且该第二晶体表面取向提供该n型沟道材料的优选晶体取向。p型场效应晶体管和n型场效应晶体管被介电材料竖直对准并隔离。本专利技术的实施例提供了作为具有全环绕栅极半导体器件结构的堆叠cmos的半导体器件。

3、本专利技术的实施例提供了一种形成具有两个纳米片堆叠的半导体衬底结构的方法,其中,这两个纳米片堆叠中的每一个具有不同的晶体表面取向。该方法包括:在具有第一晶体表面取向的第一半导体衬底上外延生长牺牲半导体材料和沟道半导体材料的交替纳米片层的第一纳米片堆叠。该方法包括在具有第二晶体表面取向的第二半导体衬底上外延生长第二纳米片堆叠,该第二纳米片堆叠交替该牺牲半导体材料和该沟道半导体材料的纳米片层。该方法包括在该第一纳米片堆叠或该第二纳米片堆叠之一中的该牺牲半导体材料的顶层上沉积介电层,以及将该第一纳米片堆叠的顶表面结合到该第二纳米片堆叠的顶表面。该方法包括从结合在一起的该第一纳米片堆叠或该第二纳米片堆叠之一下方去除该第一半导体衬底或该第二半导体衬底中的一个。

本文档来自技高网...

【技术保护点】

1.一种半导体衬底结构,所述半导体衬底包括:

2.根据权利要求1所述的半导体衬底,其中,所述第一晶体表面取向是{100}晶体表面取向。

3.根据权利要求2所述的半导体衬底,其中,所述第二晶体表面取向是{110}晶体表面取向。

4.根据权利要求1所述的半导体衬底,其中,所述第一晶体表面取向是{110}晶体表面取向。

5.根据权利要求4所述的半导体衬底,其中,所述第二晶体表面取向是{100}晶体表面取向。

6.根据权利要求1所述的半导体衬底,其中,所述介电材料是在所述第一纳米片堆叠与所述第二纳米片堆叠之间的氧化物层。

7.根据权利要求4所述的半导体衬底,其中,所述第一晶体表面取向是PFET的优选晶体表面取向,并且所述第二晶体表面取向是NFET的优选晶体表面取向。

8.根据权利要求1所述的半导体衬底,其中,所述第一纳米片堆叠和所述第二纳米片由牺牲半导体材料和沟道材料的交替纳米片层构成。

9.根据权利要求8所述的半导体衬底,其中,所述牺牲半导体材料由硅锗构成,并且所述沟道材料由硅构成。

10.一种形成具有两个纳米片堆叠的半导体衬底结构的方法,其中,所述两个纳米片堆叠中的每一个具有不同的晶体表面取向,所述方法包括:

11.根据权利要求10所述的方法,其中,所述第一晶体表面取向是当所述第一半导体衬底具有{100}晶体表面取向时的所述{100}晶体表面取向或者当所述第一半导体衬底具有{110}晶体表面取向时的所述{110}晶体表面取向中的一个。

12.根据权利要求11所述的方法,其中,所述第一晶体表面取向是所述{100}晶体表面取向,并且所述第二晶体表面取向是所述{110}晶体表面取向。

13.根据权利要求11所述的方法,其中,所述第一晶体表面取向是所述{110}晶体表面取向,并且所述第二晶体表面取向是所述{100}晶体表面取向。

14.根据权利要求10所述的方法,其中,在所述第一半导体衬底和所述第二半导体衬底上外延生长所述牺牲半导体材料。

15.根据权利要求14所述的方法,其中,在所述第一纳米片堆叠和所述第二纳米片堆叠中的每一个中的所述牺牲半导体材料上外延生长所述沟道材料。

16.根据权利要求10所述的方法,其中,所述牺牲半导体材料由硅和锗构成,并且所述沟道材料是硅。

17.一种半导体器件,由垂直堆叠在所述半导体器件中的p型场效应晶体管和n型场效应晶体管构成,所述半导体器件包括:

18.根据权利要求17所述的半导体器件,其中,所述p型场效应晶体管和所述n型场效应晶体管是水平全环绕栅极器件。

19.根据权利要求17所述的半导体器件,其中,在所述沟道材料中具有所述{110}晶体表面取向的所述p型场效应晶体管具有针对所述p型场效应晶体管的优选晶体取向。

20.根据权利要求17所述的半导体器件,其中,在所述沟道材料中具有所述{100}晶体表面取向的所述n型场效应晶体管具有针对所述n型场效应晶体管的优选晶体取向。

...

【技术特征摘要】
【国外来华专利技术】

1.一种半导体衬底结构,所述半导体衬底包括:

2.根据权利要求1所述的半导体衬底,其中,所述第一晶体表面取向是{100}晶体表面取向。

3.根据权利要求2所述的半导体衬底,其中,所述第二晶体表面取向是{110}晶体表面取向。

4.根据权利要求1所述的半导体衬底,其中,所述第一晶体表面取向是{110}晶体表面取向。

5.根据权利要求4所述的半导体衬底,其中,所述第二晶体表面取向是{100}晶体表面取向。

6.根据权利要求1所述的半导体衬底,其中,所述介电材料是在所述第一纳米片堆叠与所述第二纳米片堆叠之间的氧化物层。

7.根据权利要求4所述的半导体衬底,其中,所述第一晶体表面取向是pfet的优选晶体表面取向,并且所述第二晶体表面取向是nfet的优选晶体表面取向。

8.根据权利要求1所述的半导体衬底,其中,所述第一纳米片堆叠和所述第二纳米片由牺牲半导体材料和沟道材料的交替纳米片层构成。

9.根据权利要求8所述的半导体衬底,其中,所述牺牲半导体材料由硅锗构成,并且所述沟道材料由硅构成。

10.一种形成具有两个纳米片堆叠的半导体衬底结构的方法,其中,所述两个纳米片堆叠中的每一个具有不同的晶体表面取向,所述方法包括:

11.根据权利要求10所述的方法,其中,所述第一晶体表面取向是当所述第一半导体衬底具有{100}晶体表面取向时的所述{100}晶体表面取向或者当所述第一半导体衬底具有{110}晶体表面取向时...

【专利技术属性】
技术研发人员:程慷果望月省吾李俊涛
申请(专利权)人:国际商业机器公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1