示波器电路制造技术

一种示波器电路，包括计算机、USB通讯模块、FPGA模块和模拟信号处理模块，计算机通过USB通讯模块与FPGA模块常规连接，所述的模拟信号处理模块包括继电器控制电路、位移控制电路和ADC电路，所述的模拟信号处理模块由并列的四路组成。本实用新型专利技术的优点是：高采样率：单通道的最高实时采样速率为1GSPS；带宽最高达到250MHz；四个测量通道；能提供一个25MHz带宽的信号源；灵敏度范围大；功耗低；支持两种不同的工作模式；支持热插拔；由于优化了一部分功能模块降低了硬件成本，实现产品高性价比。

【技术实现步骤摘要】

本技术涉及一种示波器电路。
技术介绍
虚拟示波器不仅可以实现传统示波器的功能，并且具 有存储、再现、分析、处理波形等特点，而且体积小，耗电少。虚拟示波器使用功能强大的微型计算机来完成信号的处理和波形的显示，利用软件技术在屏幕上设计出方便、逼真的仪器面板，进行各种信号的处理、加工和分析，用各种不同的方式（如数据、图形、图表等）表示测量结果，完成各种规模的测量任务。现有的虚拟示波器存在通道数少，采用功能模块多，使产品软硬件设计都很复杂，使用芯片成本过高等问题。
技术实现思路
本技术旨在提供一种示波器电路，以解决现有技术存在的采用功能模块多、使产品软硬件设计复杂、使用芯片成本过高的问题。本技术的技术方案是：一种示波器电路，包括计算机、USB通讯模块、FPGA模块和模拟信号处理模块，计算机通过USB通讯模块与FPGA模块常规连接，所述的模拟信号处理模块包括继电器控制电路、位移控制电路和ADC电路，继电器控制电路与FPGA模块的SPI#1接口连接；位移控制电路与FPGA模块的PWM输出接口连接；ADC电路的数据输出时钟信号、串行数据传输线和数据位移时钟信号分别与FPGA模块的SPI#2/5接口连接，ADC电路的数据及时钟总线与FPGA模块的I/O接口连接；其特征在于，所述的模拟信号处理模块由并列的四路组成，每一路的继电器控制电路由依次连接的继电器控制衰减电路、继电器控制AC/DC电路、信号放大器、电压/电流转换电路、单端转差分电路组成；该单端转差分电路的输出端与所述的ADC电路连接；在每一该信号放大器的一端各与一位移控制电路的输出端连接，该位移控制电路的输入端与所述的FPGA模块的PWM输出接口之一连接。所述的继电器控制衰减电路由两极组成。所述的FPGA模块与继电器控制电路之间采用74HC595芯片。所述的位移控制电路由依次连接的积分电路、跟随电路和放大电路组成，积分电路的输入端与FPGA模块的PWM输出接口之一连接。本技术具有以下特点：1. 高采样率：单通道的最高实时采样速率为1GSPS；2. 带宽最高达到250MHz；3. 四个测量通道；4. 能提供一个25MHz带宽的信号源；5. 灵敏度范围大，从2mV/div～10V/div；6. 支持USB2.0/1.1通讯；7. 预留接口：能实现产品拓展；8. 预留软件升级功能模块：可实现产品的二次开发及优化升级；9. 功耗低：只需要采用USB供电就可以正常工作；10. 支持两种不同的工作模式；11. 支持热插拔；12. 由于优化了一部分功能模块降低了硬件成本，实现产品高性价比。附图说明图1是本技术的总体构成电路框图；图2是图1中的模拟信号处理模块的电路框图；图3是图1中的继电器控制电路的构成框图；图4是图2中的提供位移电压电路的构成框图。具体实施方式参见图1和图2，本技术一种示波器电路，包括计算机（PC）1、USB通讯模块2、FPGA模块3和模拟信号处理模块4，计算机1通过USB通讯模块2与FPGA模块3常规连接，所述的模拟信号处理模块4包括继电器控制电路41、位移控制电路42和ADC电路43，继电器控制电路41与FPGA模块3的SPI#1接口连接；位移控制电路42与FPGA模块3的PWM输出接口连接；ADC电路43的数据输出时钟信号、串行数据传输线和数据位移时钟信号分别与FPGA模块3的SPI#2/5接口连接，ADC电路43的数据及时钟总线与FPGA模块3的I/O接口连接。本技术对其中的模拟信号处理模块4进行了改进。所述的模拟信号处理模块4由并列的四路组成，每一路的继电器控制电路41由依次连接的继电器控制衰减电路、继电器控制AC/DC电路、信号放大器、电压/电流转换电路、单端转差分电路组成；该单端转差分电路的输出端与所述的ADC电路43连接；在每一该信号放大器的一端各与一位移控制电路42的输出端连接，该位移控制电路42的输入端与所述的FPGA模块3的PWM输出接口之一连接。所述的继电器控制衰减电路由两极组成，每一路模拟信号处理模块4分别是：第一路：从输入端起依次是继电器1控制衰减1-1、继电器2控制衰减1-2、继电器3控制AC/DC耦合电路（即继电器控制AC/DC电路，下同）、信号放大器1、电压转电流1（电压/电流转换电路）、单端转差分（电路）1，以及位移控制电路42之一（提供位移电压）。第二路：从输入端起依次是继电器4控制衰减2-1、继电器5控制衰减2-2、继电器6控制AC/DC耦合电路、信号放大器2、电压转电流2（电压/电流转换电路）、单端转差分（电路）2，以及位移控制电路42之二。第三路：从输入端起依次是继电器7控制衰减3-1、继电器8控制衰减3-2、继电器9控制AC/DC耦合电路、信号放大器3、电压转电流3（电压/电流转换电路）、单端转差分（电路）3，以及位移控制电路42之三。第四路：从输入端起依次是继电器10控制衰减4-1、继电器11控制衰减4-2、继电器12控制AC/DC耦合电路、信号放大器4、电压转电流4（电压/电流转换电路）、单端转差分（电路）4，以及位移控制电路42之四。参见图3，所述的FPGA模块3与继电器控制电路41之间选用美国TI公司生产的4片74HC595芯片进行设计，其组成的数据位宽为32Bit。设计目的是利用4片HC595芯片将FPGA传送到的32Bit串行数据转换成并行数据输出以控制相应的继电器控制电路。该电路接口包括继电器控制时序输入接口和继电器控制位并行输出接口。参见图4，所述的位移控制电路42由依次连接的积分电路、跟随电路和放大电路组成，积分电路的输入端与FPGA模块3的PWM输出接口之一连接。该提供位移电压电路由FPGA4路普通I/O口输出频率固定占空比变化的脉冲波经过积分电路转化为直流；然后再经过跟随电路及放大电路后，叠加在前通道采集的信号上面做为偏移电压使用。所述的积分电路不仅实现了DAC的功能作用，还具有降低成本的功能。本技术的ADC电路43采用(HMCAD1511芯片，由FPGA逻辑控制电路（SPI#2）及其他I/O口来实现档位及通道模式的选择,和其他此类功能模块相比，原来需要很多芯片实现的功能，这次只用一块此类ADC芯片就实现了功能需求，使硬件设计显得优化、简约。本技术档位及显示的划分：液晶屏可显示的垂直分辨率为8div，ADC满幅输入电压对应的垂直分辨率按8div来设计，有12种幅度档位（即偏转系数2mV~10V 衰减倍数为×1），以1-2-5方式步进。当垂直偏转系数设置在不同的档位时，屏幕上显示的电压值范围为2mV～80V，从而被测量信号的输入范围也为2mV～80V。而模数转换器ADC满量程输入范围均很小，因此，需要对被测量的输入信号做适当的衰减与放大处理。关于ADC电路的时钟：由ADF4360及其周围电路提供一个中心频率为1GHz的差分时钟信号供给ADC做采样时钟使用。本技术的信号带宽为250MHz，单通道的最高实时采样速率为1GSPS，双通道的最高实时采样速率为500MSPS，4通道的最高实时采样速率为250MSPS。其主要功能是将幅度大小不同的被测信号调理到ADC可接受的范围之内。本技术的电路设计具有以下本文档来自技高网...

【技术保护点】
一种示波器电路，包括计算机、USB通讯模块、FPGA模块和模拟信号处理模块，计算机通过USB通讯模块与FPGA模块常规连接，所述的模拟信号处理模块包括继电器控制电路、位移控制电路和ADC电路，继电器控制电路与FPGA模块的SPI#1接口连接；位移控制电路与FPGA模块的PWM输出接口连接；ADC电路的数据输出时钟信号、串行数据传输线和数据位移时钟信号分别与FPGA模块的SPI#2/5接口连接，ADC电路的数据及时钟总线与FPGA模块的I/O接口连接；其特征在于，所述的模拟信号处理模块由并列的四路组成，每一路的继电器控制电路由依次连接的继电器控制衰减电路、继电器控制AC/DC电路、信号放大器、电压/电流转换电路、单端转差分电路组成；该单端转差分电路的输出端与所述的ADC电路连接；在每一该信号放大器的一端各与一位移控制电路的输出端连接，该位移控制电路的输入端与所述的FPGA模块的PWM输出接口之一连接。

【技术特征摘要】
1.一种示波器电路，包括计算机、USB通讯模块、FPGA模块和模拟信号处理模块，计算机通过USB通讯模块与FPGA模块常规连接，所述的模拟信号处理模块包括继电器控制电路、位移控制电路和ADC电路，继电器控制电路与FPGA模块的SPI#1接口连接；位移控制电路与FPGA模块的PWM输出接口连接；ADC电路的数据输出时钟信号、串行数据传输线和数据位移时钟信号分别与FPGA模块的SPI#2/5接口连接，ADC电路的数据及时钟总线与FPGA模块的I/O接口连接；其特征在于，所述的模拟信号处理模块由并列的四路组成，每一路的继电器控制电路由依次连接的继电器控制衰减电路、继电器控制AC/DC电...

【专利技术属性】
技术研发人员：公伟，郝春华，
申请(专利权)人：青岛汉泰电子有限公司，
类型：新型
国别省市：山东;37