一种智能漏电断路器的电路结构制造技术

本发明专利技术涉及电路设计领域，尤其涉及一种智能漏电断路器的电路结构。所述智能漏电断路器的电路结构包括：相互连接的控制芯片、晶振电路、光耦电路、第一电路、第三电路、第四电路、第五电路、第六电路、第七电路和第九电路；通过相互连接的控制芯片、晶振电路、光耦电路、第一电路、第三电路、第四电路、第五电路、第六电路、第七电路和第九电路相结合，实现如下功能：A、漏电检测及保护功能：通过零序互感器实时检测线路中的漏电电流变化情况，漏电保护芯片对漏电电流进行判断，达到或超过漏电保护值输出脱扣命令，通过脱扣线圈使智能漏电断路器脱扣，从而分断线路，同时把故障信息通过通讯传输给上位机。B、智能漏电断路器具备电能计量功能。

【技术实现步骤摘要】

本专利技术涉及电路设计领域，尤其涉及一种智能漏电断路器的电路结构。
技术介绍
随着三网技术的融合，利用数字信息技术激活其中任何一个环节，通过某种协议使得三网的三个方面实现信息资源的共享和互联互通，从而满足人们在任何时间、任何地点通过信息关联应用来方便自己的生活。人们对于生活质量的要求日益提高，在许多方面要求家庭智能化，充分以用户为中心，令用户感受科技带来的强大功能。随着数字技术和信息技术的迅猛发展，消费电子、通讯与计算机之间的互联互通突破了原有的范围。在现有技术中鉴于3C融合和三网融合的发展趋势，现有的断路器不能很好地实现智能电网中智能用电与家庭电器之间的信息交互，无法很好的完成户内通信网络与广域网络(电力通信网、互联网、广电网、通信网)的数据格式转换以及通信数据的双向传输，降低了用户体验。
技术实现思路
本专利技术所要解决的技术问题是：提供一种智能漏电断路器的电路结构。为了解决上述技术问题，本专利技术采用的技术方案为：一种智能漏电断路器的电路结构，包括：相互连接的控制芯片、晶振电路、光耦电路、第一电路、第三电路、第四电路、第五电路、第六电路、第七电路和第九电路；所述晶振电路包括晶振器、第一电容和第二电容；所述第一电容的一端分别与晶振器的一端和控制芯片连接，所述第一电容的另一端接地；所述第二电容的一端分别与晶振器的另一端和控制芯片连接，所述第二电容的另一端接地；所述光耦电路包括第一电阻、第二电阻和第一光耦合器；所述第一光耦合器包括第一发光二极管和第一光敏半导体管；所述第一发光二极管的正极通过第一电阻与第一电源连接，所述第一发光二极管的负极与控制芯片连接；所述第一光敏半导体管的正极通过第二电阻与第四电源连接；所述第一电路为漏保芯片接口电路；第一电路包括第一排针和第三电容；所述第一排针包括第一引脚、第二引脚和第三引脚；所述第一排针的第一引脚通过第一电容接地；所述第一排针的第二引脚接地；所述第一排针的第三引脚与所述光敏半导体管的负极连接；所述第三电路包括第三排针、第四电容、第五电容和第三电阻；所述第三排针包括第一引脚和第二引脚；所述第三排针的第一引脚与第一电源连接；所述第三排针的第一引脚通过第四电容接地；所述第三排针的第二引脚分别与第三电阻的一端、第五电容的一端和控制芯片连接；所述第三电阻的另一端和第五电容的另一端分别接地；所述第四电路包括第四排针、第四电阻、第五电阻、第六电容和第七电容；所述第四排针包括第一引脚和第二引脚；所述第四排针的第一引脚通过第五电阻分别与第七电容的一端和控制芯片连接，所述第七电容的另一端接地；所述第四排针的第二引脚通过第四电阻分别与第六电容的一端和控制芯片连接，所述第六电容的另一端接地；所述第五电路包括第五排针、第六电阻、第七电阻、第八电阻、第九电阻、第八电容和第九电容；所述第五排针包括第一引脚和第二引脚；所述第五排针的第一引脚分别与第七电阻的一端和第九电阻的一端连接，所述第七电阻的另一端接地，所述第九电阻的另一端分别与第九电容的一端和控制芯片连接，第九电容的另一端接地；所述第五排针的第二引脚分别与第六电阻的一端和第八电阻的一端连接，所述第六电阻的另一端接地，所述第八电阻的另一端分别与第八电容的一端和控制芯片连接，第八电容的另一端接地；所述第六电路包括第六排针、第七排针、压敏电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻、第十九电阻、第十电容和第十一电容；所述第六排针包括第一引脚和第二引脚；所述第七排针包括第一引脚和第二引脚；所述第六排针的第一引脚分别与第七排针的第一引脚和压敏电阻的一端连接；所述第六排针的第二引脚分别与第七排针的第二引脚和压敏电阻的另一端连接，所述压敏电阻的另一端接地；所述第六排针的第一引脚依次通过串联连接的第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻和第十七电阻分别与第十八电阻的一端、第十电容的一端和控制芯片连接，所述第十八电阻的另一端和第十电容的另一端分别接地；所述第十九电阻和第十一电容并联连接，并联连接后的一端与控制芯片连接，并联连接后的另一端接地；所述第七电路包括第八排针、第二十电阻和第十二电容；所述第八排针包括第一引脚和第二引脚；所述第八排针的第一引脚与第二电源连接；所述第八排针的第二引脚分别与第二十电阻的一端、第十二电容的一端和控制芯片连接；所述第二十电阻的另一端和第十二电容的另一端分别接地；所述第九电路包括第十排针、第十一排针、第二十三电阻、第十四电容、第十五电容和第十六电容；所述第十排针包括第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第七引脚、第八引脚、第九引脚、第十引脚、第十一引脚和第十二引脚；所述第十排针的第一引脚、第十排针的第九引脚、第十排针的第十一引脚和第十排针的第十二引脚分别接地；所述第十四电容与第十五电容并联连接，并联连接的一端与第十排针的第二引脚连接，第十排针的第二引脚连接第一电源，并联连接的另一端接地；所述第十排针的第三引脚与控制芯片连接；所述第十排针的第四引脚与控制芯片连接；所述第十排针的第五引脚与控制芯片连接；所述第十排针的第六引脚与控制芯片连接；所述第十排针的第七引脚与控制芯片连接；所述第十排针的第八引脚与控制芯片连接；所述第二十三电阻和第十六电容并联连接，并联连接后的一端与所述第十排针的第八引脚连接，并联连接后的另一端接地；所述第十排针的第十引脚与第十一排针连接。本专利技术的有益效果在于：本专利技术提供的智能漏电断路器的电路结构通过相互连接的控制芯片、晶振电路、光耦电路、第一电路、第三电路、第四电路、第五电路、第六电路、第七电路和第九电路相结合，综合实现如下功能：A、漏电检测及保护功能：通过零序互感器实时检测线路中的漏电电流变化情况，漏电保护芯片对漏电电流进行判断，达到或超过漏电保护值输出脱扣命令，通过脱扣线圈使智能漏电断路器脱扣，从而分断线路，同时把故障信息通过通讯传输给上位机。B、智能漏电断路器具备电能计量功能：精度为有功2级，可实时检测有功功率、电压、电流和漏电流等参数。C、智能漏电断路器能实时检测触点附近的温度变化情况，避免智能漏电断路器因长期过热而损坏，可以通过通讯传输给上位机，视发热情况，由上位机作出判定或处理。D、智能漏电断路器可提供两种通讯接口：RS485或微功率无线433/470MHz和2.4GHz接口。E、智能漏电断路器具有过载、短路保护功能，开关采用2路触点、2路灭弧罩及2路双金片，具有对N极的分断隔离功能。当开关出现过载或者短路保护而分闸时，可以手工合闸。附图说明图1为本专利技术的一种智能漏电断路器的电路结构的晶振电路连接图；图2为本专利技术的一种智能漏电断路器的电路结构的光耦电路连接图；图3为本专利技术的一种智能漏电断路器的电路结构的第一电路连接图；图4为本专利技术的一种智能漏电断路器的电路结构的第二电路连接图；图5为本专利技术的一种智能漏电断路器的电路结构的第三电路连接图；图6为本专利技术的一种智能漏电断路器的电路结构的第四电路连接图；图7为本专利技术的一种智能漏电断路器的电路结构的第五电路连接图；图8为本专利技术的一种智能漏电断路器的电路结构的第六电路连接图；图9为本专利技术的一种智能漏电断路器的电路结构的第七电路连接图；本文档来自技高网...

【技术保护点】
一种智能漏电断路器的电路结构，其特征在于，包括：相互连接的控制芯片、晶振电路、光耦电路、第一电路、第三电路、第四电路、第五电路、第六电路、第七电路和第九电路；所述晶振电路包括晶振器、第一电容和第二电容；所述第一电容的一端分别与晶振器的一端和控制芯片连接，所述第一电容的另一端接地；所述第二电容的一端分别与晶振器的另一端和控制芯片连接，所述第二电容的另一端接地；所述光耦电路包括第一电阻、第二电阻和第一光耦合器；所述第一光耦合器包括第一发光二极管和第一光敏半导体管；所述第一发光二极管的正极通过第一电阻与第一电源连接，所述第一发光二极管的负极与控制芯片连接；所述第一光敏半导体管的正极通过第二电阻与第四电源连接；所述第一电路为漏保芯片接口电路；第一电路包括第一排针和第三电容；所述第一排针包括第一引脚、第二引脚和第三引脚；所述第一排针的第一引脚通过第一电容接地；所述第一排针的第二引脚接地；所述第一排针的第三引脚与所述光敏半导体管的负极连接；所述第三电路包括第三排针、第四电容、第五电容和第三电阻；所述第三排针包括第一引脚和第二引脚；所述第三排针的第一引脚与第一电源连接；所述第三排针的第一引脚通过第四电容接地；所述第三排针的第二引脚分别与第三电阻的一端、第五电容的一端和控制芯片连接；所述第三电阻的另一端和第五电容的另一端分别接地；所述第四电路包括第四排针、第四电阻、第五电阻、第六电容和第七电容；所述第四排针包括第一引脚和第二引脚；所述第四排针的第一引脚通过第五电阻分别与第七电容的一端和控制芯片连接，所述第七电容的另一端接地；所述第四排针的第二引脚通过第四电阻分别与第六电容的一端和控制芯片连接，所述第六电容的另一端接地；所述第五电路包括第五排针、第六电阻、第七电阻、第八电阻、第九电阻、第八电容和第九电容；所述第五排针包括第一引脚和第二引脚；所述第五排针的第一引脚分别与第七电阻的一端和第九电阻的一端连接，所述第七电阻的另一端接地，所述第九电阻的另一端分别与第九电容的一端和控制芯片连接，第九电容的另一端接地；所述第五排针的第二引脚分别与第六电阻的一端和第八电阻的一端连接，所述第六电阻的另一端接地，所述第八电阻的另一端分别与第八电容的一端和控制芯片连接，第八电容的另一端接地；所述第六电路包括第六排针、第七排针、压敏电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻、第十九电阻、第十电容和第十一电容；所述第六排针包括第一引脚和第二引脚；所述第七排针包括第一引脚和第二引脚；所述第六排针的第一引脚分别与第七排针的第一引脚和压敏电阻的一端连接；所述第六排针的第二引脚分别与第七排针的第二引脚和压敏电阻的另一端连接，所述压敏电阻的另一端接地；所述第六排针的第一引脚依次通过串联连接的第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻和第十七电阻分别与第十八电阻的一端、第十电容的一端和控制芯片连接，所述第十八电阻的另一端和第十电容的另一端分别接地；所述第十九电阻和第十一电容并联连接，并联连接后的一端与控制芯片连接，并联连接后的另一端接地；所述第七电路包括第八排针、第二十电阻和第十二电容；所述第八排针包括第一引脚和第二引脚；所述第八排针的第一引脚与第二电源连接；所述第八排针的第二引脚分别与第二十电阻的一端、第十二电容的一端和控制芯片连接；所述第二十电阻的另一端和第十二电容的另一端分别接地；所述第九电路包括第十排针、第十一排针、第二十三电阻、第十四电容、第十五电容和第十六电容；所述第十排针包括第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第七引脚、第八引脚、第九引脚、第十引脚、第十一引脚和第十二引脚；所述第十排针的第一引脚、第十排针的第九引脚、第十排针的第十一引脚和第十排针的第十二引脚分别接地；所述第十四电容与第十五电容并联连接，并联连接的一端与第十排针的第二引脚连接，第十排针的第二引脚连接第一电源，并联连接的另一端接地；所述第十排针的第三引脚与控制芯片连接；所述第十排针的第四引脚与控制芯片连接；所述第十排针的第五引脚与控制芯片连接；所述第十排针的第六引脚与控制芯片连接；所述第十排针的第七引脚与控制芯片连接；所述第十排针的第八引脚与控制芯片连接；所述第二十三电阻和第十六电容并联连接，并联连接后的一端与所述第十排针的第八引脚连接，并联连接后的另一端接地；所述第十排针的第十引脚与第十一排针连接。...

【技术特征摘要】
1.一种智能漏电断路器的电路结构，其特征在于，包括：相互连接的控制芯片、晶振电路、光耦电路、第一电路、第三电路、第四电路、第五电路、第六电路、第七电路和第九电路；所述晶振电路包括晶振器、第一电容和第二电容；所述第一电容的一端分别与晶振器的一端和控制芯片连接，所述第一电容的另一端接地；所述第二电容的一端分别与晶振器的另一端和控制芯片连接，所述第二电容的另一端接地；所述光耦电路包括第一电阻、第二电阻和第一光耦合器；所述第一光耦合器包括第一发光二极管和第一光敏半导体管；所述第一发光二极管的正极通过第一电阻与第一电源连接，所述第一发光二极管的负极与控制芯片连接；所述第一光敏半导体管的正极通过第二电阻与第四电源连接；所述第一电路为漏保芯片接口电路；第一电路包括第一排针和第三电容；所述第一排针包括第一引脚、第二引脚和第三引脚；所述第一排针的第一引脚通过第一电容接地；所述第一排针的第二引脚接地；所述第一排针的第三引脚与所述光敏半导体管的负极连接；所述第三电路包括第三排针、第四电容、第五电容和第三电阻；所述第三排针包括第一引脚和第二引脚；所述第三排针的第一引脚与第一电源连接；所述第三排针的第一引脚通过第四电容接地；所述第三排针的第二引脚分别与第三电阻的一端、第五电容的一端和控制芯片连接；所述第三电阻的另一端和第五电容的另一端分别接地；所述第四电路包括第四排针、第四电阻、第五电阻、第六电容和第七电容；所述第四排针包括第一引脚和第二引脚；所述第四排针的第一引脚通过第五电阻分别与第七电容的一端和控制芯片连接，所述第七电容的另一端接地；所述第四排针的第二引脚通过第四电阻分别与第六电容的一端和控制芯片连接，所述第六电容的另一端接地；所述第五电路包括第五排针、第六电阻、第七电阻、第八电阻、第九电阻、第八电容和第九电容；所述第五排针包括第一引脚和第二引脚；所述第五排针的第一引脚分别与第七电阻的一端和第九电阻的一端连接，所述第七电阻的另一端接地，所述第九电阻的另一端分别与第九电容的一端和控制芯片连接，第九电容的另一端接地；所述第五排针的第二引脚分别与第六电阻的一端和第八电阻的一端连接，所述第六电阻的另一端接地，所述第八电阻的另一端分别与第八电容的一端和控制芯片连接，第八电容的另一端接地；所述第六电路包括第六排针、第七排针、压敏电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻、第十九电阻、第十电容和第十一电容；所述第六排针包括第一引脚和第二引脚；所述第七排针包括第一引脚和第二引脚；所述第六排针的第一引脚分别与第七排针的第一引脚和压敏电阻的一端连接；所述第六排针的第二引脚分别与第七排针的第二引脚和压敏电阻的另一端连接，所述压敏电阻的另一端接地；所述第六排针的第一引脚依次通过串联连接的第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻和第十七电阻分别与第十八电阻的一端、第十电容的一端和控制芯片连接，所述第十八电阻的另一端和第十电容的另一端分别接地；所述第十九电阻和第十一电容并联连接，并联连接后的一端与控制芯片连接，并联连接后的另一端接地；所述第七电路包括第八排针、第二十电阻和第十二电容；所述第八排针包括第一引脚和第二引脚；所述第八排针的第一引脚与第二电源连接；所述第八排针的第二引脚分别与第二十电阻的一端、第十二电容的一端和控制芯片连接；所述第二十电阻的另一端和第十二电容的另一端分别接地；所述第九电路包括第十排针、第十一排针、第二十三电阻、第十四电容、第十五电容和第十六电容；所述第十排针包括第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第七引脚、第八引脚、第九引脚、第十引脚、第十一引脚和第十二引脚；所述第十排针的第一引脚、第十排针的第九引脚、第十排针的第十一引脚和第十排针的第十二引脚分别接地；所述第十四电容与第十五电容并联连接，并联连接的一端与第十排针的第二引脚连接，第十排针的第二引脚连接第一电源，并联连接的另一端接地；所述第十排针的第三引脚与控制芯片连接；所述第十排针的第四引脚与控制芯片连接；所述第十排针的第五引脚与控制芯片连接；所述第十排针的第六引脚与控制芯片连接；所述第十排针的第七引脚与控制芯片连接；所述第十排针的第八引脚与控制芯片连接；所述第二十三电阻和第十六电容并联连接，并联连接后的一端与所述第十排针的第八引脚连接，并联连接后的另一端接地；所述第十排针的第十引脚与第十一排针连接。2.根据权利要求1所述的智能漏电断路器的电路结构，其特征在于，还包括第二电路，所述第二电路为漏保接口电路；第二电路包括第二排针；所述第二排针包括第一引脚和第二引脚；所述第二排针的第一引脚和第一排针的第一引脚分别与第四电源连接；所述第二排针的第二引脚与第一排针的第二引脚连接。3.根据权利要求1所述的智能漏电断路器的电路结构，其特征在于，还包括第八电路，所述第八电路包括第九排针、第二十一电阻、第二十二电阻、第十三电容、第二光耦合器和第三发光二极管；所述第九排针包括第一引脚、第二引脚、第三引脚和第四引脚；所述第二光耦合器包括第二发光二极管和第二光敏半导体管；所述第九排针的第一引脚与DC_5.1V连接；所述第九排针的第二引脚与GND_5.1V连接；所述第九排针的第三引脚与第二光敏半导体管的正极连接；所述第九排针的第四引脚与第二光敏半导体管的负极连接；所述第二发光二极管的正极分别与第三发光二极管的负极和第二十二电阻的一端连接；所述第三发光二极管的正极分别与第二十二电阻的另一端和第二十一电阻的一端连接；所述第二十一电阻的另一端分别与第十三电容的一端和控制芯片连接；所述第二发光二极管的负极与第十三电容的另一端连接后接地。4.根据权利要求1所述的智能漏电断路器的电路结构，其特征在于，还包括第十电路，所述第十电路包括第四二极管、第五二极管、双向瞬态抑制二极管、天线、第十...

【专利技术属性】
技术研发人员：吴文炤，李学永，姜燕，
申请(专利权)人：吴文炤，姜燕，钟李锋，
类型：发明
国别省市：福建;35