The invention discloses a fault-tolerant fractal topology network structure, including one or more basic circuit unit, basic circuit unit includes three switches and two functional elements, connecting the first end of the end of the first switch and the first functional element as the basic circuit unit and a first connecting end, the first end cap at the end of second and the second terminal of the first switch switch respectively with second functional components of the connection, the end of the second terminal and the third switch the first functional element second end respectively with second switch connection, second terminal and third switch second functional element second is connected with and as the basis for the second connecting end circuit unit. Based on the fractal theory to design the circuit topology of the invention can simply and conveniently realize a wide range of complex series parallel circuit fault-tolerant system, can be any function of circuit topology components in isolation or access, can also be used to easily adjust the electrical parameters of dynamic situations.
【技术实现步骤摘要】
可容错的分形拓扑电路网络结构
本专利技术涉及一种电路网络结构,尤其涉及一种可容错的分形拓扑电路网络结构。
技术介绍
在电子、电气产品设计中,对于不同的使用环境,往往需要有针对性的进行产品的可靠性设计,容错设计就是提高产品可靠性的一种常用方法,而对关键元件进行冗余设计又是容错设计的一种最直接手段。一般的冗余设计包括双模、三模冗余,模数较多的冗余设计由于电路复杂程度随着模数的增加而增加,产品的可靠性增长不再明显。尤其是对于一些串联系统,或较为复杂的串并联系统,仅使用简单的双模或三模冗余设计,也往往在产品体积、重量以及成本上付出很大代价。此外,在电路设计中,当要求的电阻、电容、电感等元件值为非标准值时,必须使用多个元件进行串并联才能得到需要的设计值。此时,如果在应用中还需要实现阻抗、容抗、感抗等参数的动态精确调整,则一般只能通过设置几组已串并联好的元件,然后通过开关按组切换,来达到不同阻值的动态调整。但这种方法仅适用于阻值调整范围有限的情况下,当要求实现的阻值较多时,通过固定的串并联组实现,就会带来元件数量多、可靠性降低、产品体积大等缺点。综上,目前还没有一种合理的电路结构,能够实现较大范围容错或可方便调整电学参数同时保持电子元件的高利用率以减小整个电路体积的功能。
技术实现思路
本专利技术的目的就在于为了解决上述问题而提供一种可容错的分形拓扑电路网络结构。本专利技术通过以下技术方案来实现上述目的:一种可容错的分形拓扑电路网络结构,包括基础电路单元,所述基础电路单元包括第一开关、第二开关、第三开关、第一功能元件和第二功能元件,所述第一开关的第一端与所述第一功能元件的 ...
【技术保护点】
一种可容错的分形拓扑电路网络结构,其特征在于:包括基础电路单元,所述基础电路单元包括第一开关、第二开关、第三开关、第一功能元件和第二功能元件,所述第一开关的第一端与所述第一功能元件的第一端连接并作为所述基础电路单元的第一连接端,所述第一开关的第二端分别与所述第二功能元件的第一端和所述第二开关的第一端连接,所述第一功能元件的第二端分别与所述第二开关的第二端和所述第三开关的第一端连接,所述第二功能元件的第二端和所述第三开关的第二端连接并作为所述基础电路单元的第二连接端;所述基础电路单元为一个,所述基础电路单元的两个连接端分别作为所述电路网络结构的两个连接端;或者,所述基础电路单元为任意多个,所述电路网络结构的总电路结构与所述基础电路单元的电路结构相同,用某个所述基础电路单元替换所述总电路结构的第一功能元件或第二功能元件形成电路单元,或者,用某个所述电路单元替换所述总电路结构的第一功能元件或第二功能元件形成电路;以此类推,最后形成所述电路网络结构。
【技术特征摘要】
1.一种可容错的分形拓扑电路网络结构,其特征在于:包括基础电路单元,所述基础电路单元包括第一开关、第二开关、第三开关、第一功能元件和第二功能元件,所述第一开关的第一端与所述第一功能元件的第一端连接并作为所述基础电路单元的第一连接端,所述第一开关的第二端分别与所述第二功能元件的第一端和所述第二开关的第一端连接,所述第一功能元件的第二端分别与所述第二开关的第二端和所述第三开关的第一端连接,所述第二功能元件的第二端和所述第三开关的第二端连接并作为所述基础电路单元的第二连接端;所述基础电路单元为一个,所述基础...
【专利技术属性】
技术研发人员:吴付岗,周继昆,邓婷,王蕾,张荣,
申请(专利权)人:中国工程物理研究院总体工程研究所,
类型:发明
国别省市:四川,51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。