具有死区时间拓扑结构的自驱动同步整流电路制造技术

一种具有死区时间拓扑结构的自驱动同步整流电路，其包括一耦接于变压器副边的整流电路，整流电路包括一用于加速关断驱动栅极的串联自驱动绕组L1和L2；耦接于所述自驱动绕组L1和L2的抽头处和加速关断栅极驱动电路间的高频通路电路；一控制所述高频通路电路信号的单向加速电路；一峰值电压吸收电路，其中，所述高频通路电路的开启时间不大于电路的死区时间。本发明专利技术通过在自驱动整流电路中添加一高频通路电路和单向加速通路二极管，提高了开关电源的工作效率，并且在死区时间，减小了MOS管的本体二极管的深度导通时间，从而降低了MOS管的温度，提高了MOS管的使用寿命，电源工作更稳定。

【技术实现步骤摘要】
【专利摘要】一种具有死区时间拓扑结构的自驱动同步整流电路，其包括一耦接于变压器副边的整流电路，整流电路包括一用于加速关断驱动栅极的串联自驱动绕组L1和L2；耦接于所述自驱动绕组L1和L2的抽头处和加速关断栅极驱动电路间的高频通路电路；一控制所述高频通路电路信号的单向加速电路；一峰值电压吸收电路，其中，所述高频通路电路的开启时间不大于电路的死区时间。本专利技术通过在自驱动整流电路中添加一高频通路电路和单向加速通路二极管，提高了开关电源的工作效率，并且在死区时间，减小了MOS管的本体二极管的深度导通时间，从而降低了MOS管的温度，提高了MOS管的使用寿命，电源工作更稳定。【专利说明】具有死区时间拓扑结构的自驱动同步整流电路
本专利技术涉及高频开关电源副边整流电路
，尤其涉及一种具有死区时间拓扑结构的自驱动同步整流电路。
技术介绍
随着节能环保理念在全世界范围推广，节能减排逐渐深入人心。一方面，需要大力开发绿色环保的新能源，另一方面就是减少现有能源的损耗，提高能源的利用效率。如高频开关电源设计领域，电源的副边同步整流技术得到了广泛的应用，例如反激电路，正激电路的同步整流等。但是对于具有死区时间拓扑结构的电路(如半桥电路，推挽电路，全桥电路)中，由于主功率电路的死区时间的存在，副边的同步整流技术的在死区时间的失效，导致MOS管的本体二极管参与整流电路，从而使整个开关电源的效率降低了很多。如附图1所示的，我们以半桥电路的同步整流电路为例，图中省略了变压器的主边控制电路部分，当主边导通或关断时，同步整流的开关管Q8，Q3也相应的导通或关断，当主边导通和或关断时，为了避免相互串联的开关管同时开启或关断，这是因为，三极管等开关管在开启或关闭时需要一定的时间，即不能毫无延迟的瞬变，因此需要人为的进过一个延时控制，从而避免同时开启导致短路，损坏设备或电路的情况。此时产生死区时间，这时Q8，Q3的体二极管来完成整流的工作，这时体二极管的损耗我们可以按下公式来计算: PD1de =^-X V0 Xtoday Xfs 其中，Pmjt为输出功率，Votjt为输出电压，Vd主体二极管的正向压降,fs为开关频率。 从上面的公式我们可以看出，体二极管的正向压降，死区时间tDelay，电源的开关频率我们都可以尽最大的可能减小，但输出功率，输出电压这是由用户决定的，我们无法选择。这样如果输出的功率越大，MOS管的体二极管的损耗也越大，当输出的功率大到一定的程度，同时输出电压Vout低到一定的程度，体二极管的损耗也就加大，其效率就会下降，特别是对于一些低压大电流的大功率开关电源，这种自驱的同步整流电路根本无法实现同步整流电路的高效率的目的。
技术实现思路
本专利技术的目的在于提供一种具有死区时间拓扑结构的自驱动同步整流电路，用于解决现有技术中带死区时间的高频开关电源副边同步整流效率低的问题。 为达到上述目的，本专利技术所提出的技术方案为: 本专利技术的一种具有死区时间拓扑结构的自驱动同步整流电路，其包括一耦接于变压器副边的整流电路，其中所述整流电路包括:一用于加速关断的驱动栅极的串联自驱动绕组LI和L2 ;耦接于所述自驱动绕组LI和L2的中心抽头处和加速关断的栅极驱动电路间的高频通路电路，所述的高频通路电路包括:一电阻R04，所述的电阻R04两端并联有一电容C08，所述的电阻R04和电容C08共同组成RC网络；一控制所述高频通路电路信号的单向加速电路；一峰值电压吸收电路，所述的峰值电压吸收电路耦接于自驱动绕组两端，其中，所述高频通路电路的开启时间不大于电路的死区时间。 其中，其主要应运于主功率拓补结构为半桥整流电路，推挽电路或全桥电路的二次侧的整流电路。 其中，所述的整流电路包括:串联的两个自驱动绕组LI和L2，同步整流的MOS管Q3，Q4 ;三极管Q9，Q10，单向加速二极管Dll, D12，D3，D4 ;电阻R03和R06 ;其中，所述自驱动绕组LI的一端连接于所述二极管D12的正极，所述二极管D12的负极分别连接于所述MOS管Q3的G极和所述三极管Q9的发射极，MOS管Q3的D极连接于变压器副边的一端；所述自驱动绕组L2的一端连接于所述二极管Dll的正极，二极管Dll的负极分别连接于所述MOS管Q4的G极和三极管QlO的发射极，MOS管Q4的D极连接于变压器副边的另外一端；所述的三极管Q9和QlO的集电极直接连接之后连接于自驱动绕组线圈L1，L2之间的节点，并且所述MOS管Q3和Q4的S极直接连接后也连接于自驱动绕组线圈LI，L2之间的节点；其中所述三极管Q9的基极串联一电阻R06之后连接于二极管D12的正极，所述三极管QlO的基极串联一电阻R03之后连接于二极管Dll的正极，组成加速关断的栅极驱动电路。 其中，所述的单向加速电路包括连接于所述电阻R05和R06之间结点与电阻R04和电容C08之间结点的一二极管D3，以及连接于所述电容ClO和电阻R03之间结点与电阻R04和电容C08之间结点的二极管D4。 其中，所述的峰值电压吸收电路包括一串联的电阻R05和电容C10，峰值电压吸收电路跨接于所述自驱动绕组线圈LI和L2两端。 其中，所述的三极管Q9和QlO为PNP管，所述的三极管Q3和Q4为MOS管。 其中，在于所述的高频通路的开启时间为RC。 与现有技术相比，本专利技术的一种具有死区时间拓扑结构的自驱动同步整流电路，通过在整流电路中的自驱动绕组中添加一高频通路,单向导通加速二极管D3，D4电路，自驱动绕组的干扰吸收电路，从而提高了开关电源的工作效率，并且在死区时间，减小MOS管的本体二极管的深度参入导通需求，降低了 MOS的温度，减小了 MOS在导通时的Rds,从而也就减小了 MOS管的导通损耗，从而提高了 MOS管的使用寿命，电源工作更稳定。 【专利附图】【附图说明】 图1为现有的一种自驱动同步整流电路的开关电源整流电路部分电路图； 图2为本专利技术的一种具有死区时间拓扑结构的自驱动同步整流电路的整流部分电路图。 【具体实施方式】 以下参考附图，对本专利技术予以进一步地详尽阐述。 请参阅图2，本专利技术具有死区时间拓扑结构的自驱动同步整流电路，其包括一跨接于变压器副边的自驱动绕组LI和L2 ;—整流电路，所述的同步整流电路跨接于所述变压器副边的两端，更具体的，所述的同步整流电路连接于所述自驱动绕组LI和L2的抽头的两端；一用于在电路处于死区时间时继续导通的闻频通路电路，所述的闻频通路电路I禹接于所述的整流电路，该高频通路电路包括:一电阻R04，所述的电阻R04两端并联有一电容C08，所述的电阻R04和与其并联的电容C08组成一个RC网络；一峰值电压吸收电路，所述的峰值电压吸收电路耦接于所述串联的自驱动绕组两端，并且所述高频通路电路的开启时间不大于电路的死区时间。其中，所述两个串联的自驱动绕组线圈LI和L2分别通过电磁感应驱动整流电路的单边桥。 更进一步的，所述的整流电路用于主功率电路拓补结构为半桥电路，推挽电路或全桥电路的高频开关电源的二次侧的整流电路。 详细的，所述的整流电路包括:串联的两个自驱动绕组线圈LI和L2，三极管Q9，QlO ;M0S管Q3，Q4 ;二极管Dl本文档来自技高网...

【技术保护点】
一种具有死区时间拓扑结构的自驱动同步整流电路，其包括一耦接于变压器副边的整流电路，其特征在于，所述整流电路包括：一用于加速关断驱动栅极的串联自驱动绕组L1和L2；耦接于所述自驱动绕组L1和L2的中心抽头处和加速关断栅极驱动电路间的高频通路电路，所述的高频通路电路包括：一电阻R04，以及并联于所述的电阻R04两端的电容C08，所述的电阻R04和电容C08共同组成RC网络；一控制所述高频通路电路信号的单向加速电路；一峰值电压吸收电路，所述的峰值电压吸收电路耦接于自驱动绕组两端，其中，所述高频通路电路的开启时间不大于电路的死区时间。

【技术特征摘要】

【专利技术属性】
技术研发人员：王彤，王爱军，
申请(专利权)人：深圳市南华东方科技有限公司，
类型：发明
国别省市：广东;44