一种减少DRAM高温漏电的电路及方法技术

本发明专利技术公开一种减少DRAM高温漏电的电路及方法，通过监测DRAM芯片所处的环境温度，在环境温度高于或等于阈值的时候控制DRAM带隙基准电路输出第一带隙基准电压值；在环境温度低于阈值的时候控制DRAM带隙基准电路输出第二带隙基准电压值；所述第一带隙基准电压值低于所述第二带隙基准电压值。本发明专利技术在高温下将带隙输出电压集中分布在一个小于目标值的较小电压值，这样内部核心电压都会随之降低，从而降低了高温下的漏电流。而在低温下仍然将带隙输出电压值设在目标值，DRAM芯片的时序性能参数不受影响。

Circuit and method for reducing DRAM high temperature leakage

The invention discloses a circuit and method for reducing leakage current at high temperature DRAM, DRAM chip by monitoring the environment temperature, control DRAM output band gap reference circuit first bandgap voltage reference value when the environment temperature is higher than or equal to the threshold; control DRAM bandgap reference circuit output second bandgap voltage reference value at ambient temperature below the threshold; the first bandgap reference voltage is lower than that of the second band gap reference voltage value. Under the high temperature, the band gap output voltage is concentrated in a small voltage value less than the target value, so that the internal core voltage is reduced, thereby reducing the leakage current at high temperature. At low temperature, the output voltage value of the bandgap is set at the target value, and the timing performance parameters of the DRAM chip are not affected.

【技术实现步骤摘要】

本专利技术属于动态随机存取存储器
，特别涉及一种减少DRAM高温漏电的电路及方法。
技术介绍
目前DRAM中的带隙基准电路均采用温度系数很好的设计，以保证带隙输出电压不随工艺，温度以及外部电压变化而变化。所以DRAM内部的核心电压比如VINT，VPP，VBLH高低温下的值保持一致。但是由于高温下，器件的阈值电压变低，而DRAM内部的供电电压仍保持不变，这就导致高温下的漏电变得很大。在前端测试中，因为漏电流过大而影响了产品的前端良率。
技术实现思路
本专利技术的目的在于提供一种减少DRAM高温漏电的电路及方法，以解决上述技术问题。为了实现上述目的，本专利技术采用如下技术方案：一种减少DRAM高温漏电的电路，包括DRAM带隙基准电路、温度检测器和逻辑选通电路；所述DRAM带隙基准电路用于为DRAM芯片提供基准电压；所述温度检测器用于检测DRAM芯片所处环境的温度，并在所测温度值大于或等于阈值时输出第一信号给逻辑选通电路，在所测温度值小于阈值时输出第二信号给逻辑选通电路；所述逻辑选通电路用于：在接收到第一信号时，将第一调整码送至DRAM带隙基准电路，控制DRAM带隙基准电路输出第一带隙基准电压值；在接收到第二信号时，将第二调整码送至DRAM带隙基准电路，控制DRAM带隙基准电路输出第二带隙基准电压值；所述第一带隙基准电压值低于所述第二带隙基准电压值。进一步的，所述阈值为50℃。进一步的，第一调整码为90℃时的调整码；第二调整码为-10℃时的调整码。进一步的，第一调整码和第二调整码的获得方法如下：在90℃下扫描调整码，同时测量带隙基准电路的输出电压，找到一组第一调整码，使得带隙基准电路输出的带隙基准电压值为1.2V；在-10℃扫描所有的调整码，同时测量带隙基准电路输出的带隙基准电压输出，找到一组第二调整码，使得带隙基准电路输出的带隙基准电压值为1.25V。进一步的，第一调整码和第二调整码均通过激光熔丝(laserfuse)输出给DRAM带隙基准电路。一种减少DRAM高温漏电的方法，包括：监测DRAM芯片所处的环境温度，在环境温度高于或等于阈值的时候控制DRAM带隙基准电路输出第一带隙基准电压值；在环境温度低于阈值的时候控制DRAM带隙基准电路输出第二带隙基准电压值；所述第一带隙基准电压值低于所述第二带隙基准电压值。进一步的，所述阈值为50℃。进一步的，在环境温度高于或等于阈值的时候通过第一调整码控制DRAM带隙基准电路输出第一带隙基准电压值；在环境温度低于阈值的时候通过第二调整码控制DRAM带隙基准电路输出第二带隙基准电压值。进一步的，第一调整码为90℃时的调整码；第二调整码为-10℃时的调整码；第一调整码和第二调整码的获得方法如下：在90℃下扫描调整码，同时测量带隙基准电路的输出电压，找到一组第一调整码，使得带隙基准电路输出的带隙基准电压值为1.2V；在-10℃扫描所有的调整码，同时测量带隙基准电路输出的带隙基准电压输出，找到一组第二调整码，使得带隙基准电路输出的带隙基准电压值为1.25V。进一步的，第一调整码和第二调整码均通过激光熔丝输出给DRAM带隙基准电路。相对于现有技术，本专利技术具有以下有益效果：本专利技术在高温下将带隙输出电压集中分布在一个小于目标值的较小电压值，这样内部核心电压都会随之降低，从而降低了高温下的漏电流。而在低温下仍然将带隙输出电压值设在目标值，DRAM芯片的时序性能参数不受影响。【附图说明】图1为本专利技术一种减少DRAM高温漏电的电路的结构示意图。【具体实施方式】请参阅图1所示，本专利技术普通的DRAM带隙基准电路上新添加了一个小型温度检测器以及逻辑选通电路。逻辑选通电路根据温度检测器的输出信号的高低，选择将高温下的调整码或者低温下的调整码送至带隙基准电路中的R3电阻。温度检测器用于自动检测DRAM芯片所处的环境温度，当温度大于等于50度时，温度检测器输出信号sel_HT为高，sel_HT信号送至逻辑选通电路中，将90度时的调整码送至带隙基准电路中的R3电阻，去调整R3电阻的值。当温度低于50度时，温度检测器输出信号sel_HT为低，此时逻辑选通电路将-10度时的调整码送至R3电阻，去调整R3电阻的值。90度时的调整码和-10度时的调整码的获得方法如下：首先在高温(90度)下去扫描调整码，同时测量带隙基准电路的输出电压vbgr，找到一组调整码，使得带隙基准电路输出的带隙基准电压值为1.2V。其次在低温(-10度)去扫描所有的调整码，同时测量带隙基准电路输出的带隙基准电压输出vbgr，找到一组调整码，使得带隙基准电路输出的带隙基准电压值为1.25V。90度的调整码和-10度的调整码都将通过激光熔丝输出。此种方法的好处在于在高温下将带隙输出电压集中分布在一个小于目标值的较小电压值，这样内部核心电压都会随之降低，从而降低了高温下的漏电流。而在低温下仍然将带隙输出电压值设在目标值，DRAM芯片的时序性能参数不受影响。本文档来自技高网...

【技术保护点】
一种减少DRAM高温漏电的电路，其特征在于，包括DRAM带隙基准电路、温度检测器和逻辑选通电路；所述DRAM带隙基准电路用于为DRAM芯片提供基准电压；所述温度检测器用于检测DRAM芯片所处环境的温度，并在所测温度值大于或等于阈值时输出第一信号给逻辑选通电路，在所测温度值小于阈值时输出第二信号给逻辑选通电路；所述逻辑选通电路用于：在接收到第一信号时，将第一调整码送至DRAM带隙基准电路，控制DRAM带隙基准电路输出第一带隙基准电压值；在接收到第二信号时，将第二调整码送至DRAM带隙基准电路，控制DRAM带隙基准电路输出第二带隙基准电压值；所述第一带隙基准电压值低于所述第二带隙基准电压值。

【技术特征摘要】
1.一种减少DRAM高温漏电的电路，其特征在于，包括DRAM带隙基准电路、温度检
测器和逻辑选通电路；
所述DRAM带隙基准电路用于为DRAM芯片提供基准电压；
所述温度检测器用于检测DRAM芯片所处环境的温度，并在所测温度值大于或等于阈值
时输出第一信号给逻辑选通电路，在所测温度值小于阈值时输出第二信号给逻辑选通电路；
所述逻辑选通电路用于：在接收到第一信号时，将第一调整码送至DRAM带隙基准电路，
控制DRAM带隙基准电路输出第一带隙基准电压值；在接收到第二信号时，将第二调整码送
至DRAM带隙基准电路，控制DRAM带隙基准电路输出第二带隙基准电压值；所述第一带隙
基准电压值低于所述第二带隙基准电压值。
2.根据权利要求1所述的一种减少DRAM高温漏电的电路，其特征在于，所述阈值为
50℃。
3.根据权利要求1所述的一种减少DRAM高温漏电的电路，其特征在于，第一调整码为
90℃时的调整码；第二调整码为-10℃时的调整码。
4.根据权利要求3所述的一种减少DRAM高温漏电的电路，其特征在于，第一调整码和
第二调整码的获得方法如下：
在90℃下扫描调整码，同时测量带隙基准电路的输出电压，找到一组第一调整码，使得
带隙基准电路输出的带隙基准电压值为1.2V；
在-10℃扫描所有的调整码，同时测量带隙基准电路输出的带隙基准电压输出，找到一组
第二调整码，使得带隙基准电路输出的带隙基准电压值为1.25V。
5.根据权利要求1所述的一种减少DRAM高温漏电的电路，其特征在于，第一调整码...

【专利技术属性】
技术研发人员：贾雪绒，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：陕西;61