半导体器件制造技术

本发明专利技术提供了一种半导体器件，其包括：包括以矩阵设置的多个存储器单元的存储器单元阵列；以及与所述存储器单元阵列相邻的周边电路。所述存储器单元中的每一个包括：电容元件，包括具有在与基板的主表面垂直的方向上延伸的柱面形状的下电极；以及设置在所述电容元件与位线之间的开关晶体管，所述开关晶体管的接通/关断基于字线的电势来控制。所述周边电路包括在与所述主表面平行的水平方向上与所述下电极相邻并被供给固定电势的信号线、或分别被供给互补电势的一对信号线。

【技术实现步骤摘要】
对相关申请的交叉引用本申请基于2014年5月9日提交的日本专利申请No.2014-097572并且要求其优先权权益，通过引用在这里并入其公开的全部内容。
本专利技术涉及半导体器件，更特别地，涉及包含例如具有COM结构的DRAM的半导体器件。
技术介绍
依赖于形成电容元件的方法，DRAM(动态随机存取存储器)存储器单元的结构分成两种类型。一种类型是电容元件被埋入在Si基板中形成的沟槽中的沟槽型存储器单元。另一种类型是电容元件被层叠于在Si基板的表面上形成的晶体管的上层上的层叠型存储器单元。层叠型存储器单元的结构大致分为两种类型，即，位线位于电容元件之上的CUB(位线下电容器)结构和位线位于电容元件之下(并且位于晶体管之上)的COB(位线上电容器)结构。在沟槽型存储器单元中，必须在晶体管元件附近的Si基板中形成沟槽并在沟槽中埋入电容元件。由此，沟槽型存储器单元的形状是复杂的。并且，在于沟槽中形成单元电容膜之后、于沟槽中埋入电容元件之前，实施用于形成晶体管的热处理，这使得难以使电容元件的特性稳定化。在层叠型存储器单元中，随着单元面积根据对存储器单元的高集成化的要求而减小，电容元件的横向上(与基板的主表面平行的水平方向上)的截面面积减小。为了补偿减小的面积，电容元件的纵向上(与基板的主表面垂直的方向上)的长度增加。由此，可以确保具有
足够大的电容值的电容元件。此时，在具有CUB结构的存储器单元中，连接在Si基板的表面上形成的单元晶体管与位于电容元件之上的位线的接触件的高度增大，这导致要添加到位线的寄生电容的增大。因此，对增加电容元件的纵向上的长度存在限制。鉴于此，例如在日本未审查专利申请公开No.2002-353334中公开的具有COB结构的存储器单元近年来已变为主流。在Si基板的表面上形成晶体管并然后在存储器单元阵列区域中形成具有柱面(cylinder)形状的电容元件的下电极的工艺期间，不在具有COB结构的存储器单元阵列的附近的CMOS逻辑区域(周边电路区域)中形成金属线，而是该区域被绝缘体填充。金属线在随后的工艺中设置。因此，连接晶体管与金属线的接触件的高度增大，这导致要添加到金属线的寄生电容的增大。由于这种寄生电容的增大的影响，周边电路区域中的逻辑电路中的延迟劣化不可忽略。为了解决这种问题，具有作为COB结构的发展形式的COM(金属上电容器)结构的存储器单元近年来已被投入实用。这里使用的术语“COM结构”指的是具有柱面形状的电容元件的下电极被嵌入在上层中形成的多个金属线层的一部分中的结构。在COM结构中，金属线设置为在水平方向上(在与基板的主表面平行的方向上)与电容元件的下电极相邻。在COM结构中，不需要增大从周边电路区域中的晶体管到金属线层的区域的高度以使得该高度变得等于电容元件的高度。因此，认为COM结构作为确保各存储器单元的电容值并且防止晶体管性能劣化的结构是有效的，由此COM结构将在将来变为主流。另外，日本未审查专利申请公开No.H10-284494公开了如下技术：多晶硅膜沿存储器单元阵列与周边电路之间的边界部分设置，以由此减小边界部分处的存储器单元阵列与周边电路之间的高度差。
技术实现思路
在包含具有COM结构的存储器单元阵列的DRAM中，由于在存储器单元阵列区域中的具有柱面形状的电容元件的下电极与水平方向上与下电极相邻的周边电路区域中形成的金属线之间产生的寄生电容的影响，各存储器单元的数据保持特性劣化。这导致出现误动作(malfunction)的问题。从以下的描述和附图，本专利技术的要解决的其它问题和新颖特征将变得明显。本专利技术的第一方面是一种半导体器件，该半导体器件包括：包括以矩阵设置的多个存储器单元的存储器单元阵列；以及与所述存储器单元阵列相邻的周边电路。所述存储器单元中的每一个包括：电容元件，包括具有在与基板的主表面垂直的方向上延伸的柱面形状的下电极；以及设置在所述电容元件与位线之间的开关晶体管，所述开关晶体管的接通/关断基于字线的电势来控制。所述周边电路包括在与所述主表面平行的水平方向上与所述下电极相邻并被供给固定电势的信号线、或分别被供给互补(complementary)电势的一对信号线。根据本专利技术的上述方面，提供能够通过减小来自周边电路的噪声的影响来防止误动作的出现的半导体器件是可能的。附图说明从结合附图对某些实施例的以下描述，以上和其它方面、优点和特征将更加明显，在附图中：图1是示出根据第一实施例的DRAM的框图；图2是示出存储器单元阵列的平面图；图3是示出存储器单元的电路图；图4是示出具有COM结构并设置在图1所示的DRAM中的存储器单元阵列与其周边电路之间的边界的附近的截面示意图；图5是示出在字线方向上设置的多个伪存储器单元和设置为与伪存储器单元相邻和平行的金属线的电路图；图6是示出在位线方向上设置的多个伪存储器单元和设置为与伪存储器单元相邻和平行的金属线的电路图；图7示出图5和图6所示的伪存储器单元的等效电路；图8是示出读出放大器单元(sense amplifier unit)的一部分的电路图；图9是示出存储器单元阵列与其周边电路之间的边界的附近的截面示意图；图10是示出根据第二实施例的存储器单元阵列的平面图；图11是示出设置在存储器单元阵列的最外周的存储器单元和设置为与存储器单元相邻的金属线的电路图；图12示出在储存节点中积累电荷的状态中的存储器单元的等效电路；图13是示出根据第三实施例的DRAM的框图；图14是示出根据第三实施例的DRAM的框图；图15是示出在字线方向上设置的多个伪存储器单元的变更例子的电路图；图16是示出在位线方向上设置的多个伪存储器单元的变更例子的电路图；图17是示出根据第四实施例的半导体器件的框图；图18是示出具有COB结构的存储器单元阵列与其周边电路之间的边界的附近的截面示意图；图19是示出多个伪存储器单元与金属线之间的布置关系的平面图；以及图20是示出具有COM结构的存储器单元阵列与其周边电路之间的边界的附近的截面示意图。具体实施方式<专利技术人的初步研究>在实施例的详细描述之前，将描述本专利技术人的初步研究的内容。图18是示出具有COB结构的存储器单元阵列与其周边电路之间的边界的附近的截面示意图。在存储器单元阵列区域中，以矩阵设置
多个存储器单元MC，并且具有与存储器单元的结构相同的结构的多个伪存储器单元DMC设置为围绕存储器单元的外周。如图18所示，在存储器单元阵列区域中，伪存储器单元DMC设置在存储器单元阵列的最外周。在伪存储器单元DMC中，字线WL和位线BL设置在Si基板的表面上形成的晶体管Tr之上，并且电容元件Cs设置在字线WL和位线BL之上。更具体而言，在伪存储器单元DMC中，在Si基板的P阱中形成两个N+扩散层S和D。在两个N+扩散层S和D之间的P阱之上依次形成栅绝缘膜(未示出)和栅电极。该栅电极是字线WL的一部分。由此，在Si基板的表面上形成晶体管Tr。N+扩散层S通过接触件CT11与位线BL连接。另一方面，N+扩散层D通过接触件CT12与在位线BL之上形成的电容元件Cs的一个电极(以下称为“下电极”)Cl连接。下电极Cl具有沿与基板的主表面垂直的方向延伸并且具有面向垂直方向的开口的柱面形状。作为电容本文档来自技高网...

【技术保护点】
一种半导体器件，包括：存储器单元阵列，所述存储器单元阵列包括以矩阵设置的多个存储器单元；以及周边电路，所述周边电路与所述存储器单元阵列相邻，其中，所述存储器单元中的每一个包括：电容元件，所述电容元件包括具有在与基板的主表面垂直的方向上延伸的柱面形状的下电极；以及开关晶体管，所述开关晶体管设置在所述电容元件与位线之间，所述开关晶体管的接通/关断基于字线的电势来控制，以及所述周边电路包括：在与主表面平行的水平方向上与下电极相邻并且被供给固定电势的信号线、或分别被供给互补电势的一对信号线。

【技术特征摘要】
2014.05.09 JP 2014-0975721.一种半导体器件，包括：存储器单元阵列，所述存储器单元阵列包括以矩阵设置的多个存储器单元；以及周边电路，所述周边电路与所述存储器单元阵列相邻，其中，所述存储器单元中的每一个包括：电容元件，所述电容元件包括具有在与基板的主表面垂直的方向上延伸的柱面形状的下电极；以及开关晶体管，所述开关晶体管设置在所述电容元件与位线之间，所述开关晶体管的接通/关断基于字线的电势来控制，以及所述周边电路包括：在与主表面平行的水平方向上与下电极相邻并且被供给固定电势的信号线、或分别被供给互补电势的一对信号线。2.根据权利要求1所述的半导体器件，其中，所述信号线或所述一对信号线沿所述存储器单元阵列的外周设置。3.根据权利要求1所述的半导体器件，其中，在所述多个存储器单元之中，沿所述存储器单元阵列的外周设置的多个存储器单元是伪存储器单元。4.根据权利要求1所述的半导体器件，其中，所述存储器单元阵列被分成多个区域，以及当沿分成所述多个区域的所述存储器单元阵列的外周设置的多个信号线中的一些信号线的电势被改变时，其它信号线的电势被固定，或者其它各对信号线的电势被互补地变化。5.根据权利要求1所述的半导体器件，其中，所述一对信号线中的一个沿所述存储器单元阵列的外周的一侧设置，以及所述一对信号线中的另一个沿所述一侧的相对侧设置。6.根据权利要求1所述的半导体器件，其中，所述周边电路是驱动所述存储器单元阵列的电路，以及所述半导体器件是DRAM。7.根据权利要求1所述的半导体器件，其中，所述存储器单元阵列构成DRAM，以及所述周边...

【专利技术属性】
技术研发人员：高桥弘行，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP