一种漏电电路制造技术

本发明专利技术涉及集成电路领域，特别适用于PCB（印刷电路板）或者芯片内部的电源到地之间存在大电容的SOC（片上系统）芯片，具体为一种漏电电路，其能够快速卸放电源到地之间电容存储的电荷，保证芯片正常工作，其包括电容，所述电容一端接地，其特征在于，所述电容另一端连接第一NMOS管的栅极、第一PMOS管的漏极和栅极，所述第一NMOS管的源极极地、漏极连接电阻一端，所述电阻另一端和所述第一PMOS管的源极相连后连接电源VDD。

【技术实现步骤摘要】

本专利技术涉及集成电路领域，特别适用于PCB（印刷电路板）或者芯片内部的电源到地之间存在大电容的SOC（片上系统）芯片，具体为一种漏电电路。
技术介绍
随着SOC的飞速发展，数字电路规模已经越来越大，电路中的寄存器、锁存器数量急速增加，POR（上电复位）电路已经成为SOC电路中不可或缺的一部分。同时由于电源上存在噪声，为了得到一个较干净的VDD，一般会在PCB和芯片内部放一些比较大的电容，该电容接在电源和地之间，可以有效的滤除外来电源的噪声，稳定输入到芯片的VDD。传统的上电复位电路还是基于对电容充放电需要一定时间，然后经过模拟集成反相器处理该信号，可以得到预想的信号波形。但如果电源突然掉电，由于电源和地直接有一个很大的电容存在，此时输入到芯片内部的电源无法立即变成0，如果输入电源在没有降到一个电压值之下时，电源再次上电，此时芯片的上电复位电路无法正常工作。从而导致数字单元部分和部分模拟部分无法在上电之初回复到初始值，寄存器内无法复位，以至于电路的初始值就是错误的，最终的输出也是错误的，导致芯片异常工作。
技术实现思路
为了解决上述问题，本专利技术提供了一种漏电电路，其能够快速卸放电源到地之间电容存储的电荷，保证芯片正常工作。其技术方案是这样的：一种漏电电路，其包括电容，所述电容一端接地，其特征在于，所述电容另一端连接第一NMOS管的栅极、第一PMOS管的漏极和栅极，所述第一NMOS管的源极极地、漏极连接电阻一端，所述电阻另一端和所述第一PMOS管的源极相连后连接电源VDD。其进一步特征在于，所述电容通过第三POMS管连接所述第一PMOS管，所述第三PMOS管的栅极连接EN使能信号、漏极连接所述电容另一端、源极连接所述第一PMOS管的漏极和栅极；所述第三POMS管与所述第一PMOS管之间至少串联一个第二PMOS管；所述第一NMOS管的栅极连接第二NMOS管的漏极，所述第二NMOS管的栅极连接EN使能信号、源极接地。采用本专利技术的电路后，由于电阻和第一NMOS管的栅极相连的点的电压通过电容连接到地，所以该点电压不会马上变成0，而是经过一个缓慢的过程才变成0，从而第一NMOS管不会马上关闭，电源VDD通过电阻、第一NMOS管构成通路与地相连接，使得电源到地之间的电容上面存储的电荷得以快速卸放掉，所以电源VDD的电压也会很快降到一个很低水平，保证POR电路正常工作。附图说明图1为本专利技术电路连接POR电路模块示意图；图2为C_LEAKAGE点电压变化情况示意图；图3为有无本专利技术漏电电路的VDD两种变化情况示意图；图4为有无本专利技术漏电电路的POR两种输出变化情况示意图。具体实施方式见图1，图2，图3，图4所示，一种漏电电路，其包括电容3_1，电容3_1一端接地，电容3_1另一端连接第三PMOS管1_3的漏极、第一NMOS管2_1的栅极、第二NMOS管2_2的漏极，第三PMOS管1_3的栅极连接EN使能信号、源极串联第二PMOS管1_2和第一PMOS管1_1后连接电源VDD，第一NMOS管2_1的源极极地、漏极连接电阻4_1一端，电阻4_1另一端连接电源VDD，第二NMOS管2_2的栅极连接EN使能信号、源极接地。电源VDD连接POR电路模块。图中电阻4_1和第一NMOS管2_1的栅极相连的点为C_LEAKAGE点。第三PMOS管1_3和第二NMOS管2_2受到EN信号控制，主要作用是当电路需要关断时，切断漏电模块，这样可以减小电路关断模块的电流消耗。从图3可以看出，当电源突然掉电，加入本专利技术漏电电路的电源电压会在123.5ms从2.8V掉到0.5V，而没有加入本专利技术漏电电路的电源的电压在10s只能从2.8V掉到2.3V。如果电路的最低工作电压是2.6V，POR最低的工作电压是0.8V，那么如果电路在掉电10S就继续工作会导致芯片的POR无法工作。如上所述，导致芯片异常工作。同时可以通过调节电阻4_1的大小来调节VDD下降的速度。图4给出的是在电源掉电的情况下，不存在漏电模块和存在漏电模块的POR输出波形。图中可以看出，上电之初，由于电容上没有电荷的存在，所以两种电路均可以完成复位；但当电源掉电之后，没有本专利技术漏电电路的已经无法再次复位，而存在本专利技术漏电电路的还是可以正常完成上电复位工作，保证电路的正常工作。本文档来自技高网...

【技术保护点】
一种漏电电路，其包括电容，所述电容一端接地，其特征在于，所述电容另一端连接第一NMOS管的栅极、第一PMOS管的漏极和栅极，所述第一NMOS管的源极极地、漏极连接电阻一端，所述电阻另一端和所述第一PMOS管的源极相连后连接电源VDD。

【技术特征摘要】
1.一种漏电电路，其包括电容，所述电容一端接地，其特征在于，所述电容另一端连接第一NMOS管的栅极、第一PMOS管的漏极和栅极，所述第一NMOS管的源极极地、漏极连接电阻一端，所述电阻另一端和所述第一PMOS管的源极相连后连接电源VDD。2.根据权利要求1所述的一种漏电电路，其特征在于，所述电容通过第三POMS管连接所述第一PMOS管，所述第三PMOS管的...

【专利技术属性】
技术研发人员：杨超，张仁富，马辉，
申请(专利权)人：无锡思泰迪半导体有限公司，
类型：发明
国别省市：江苏;32