一种漏电抑制电路，包括电压比较器及电子开关，电压比较器的正相输入端及反相输入端分别电性连接至常规电源及备用电源，该电压比较器的输出端电性连接至所述电子开关以控制该电子开关的闭合与断开，该电子开关电性连接至电压隔离电路与所述第二电子元件之间；当系统开机时，所述电压比较器输出高电平使电子开关闭合，当系统关机时，所述电压比较器输出低电平使电子开关断开以断开所述第二电子元件与所述电压隔离电路及备用电源之间的电性连接。所述漏电抑制电路可在系统关机时防止备用电源输出电流至所述第二电子元件，有效避免电能的浪费。
【技术实现步骤摘要】
本专利技术涉及一种漏电抑制电路，尤其涉及一种对备用电源进行漏电抑制的漏电抑制电路。
技术介绍
在手机、电脑等电子装置中，不同的电子元件往往具有不同的额定工作电压，例如，微处理器的额定工作电压为3. 3V，而与微处理电性连接的某些电子元件的额定工作电压为5V，这就使得微处理器与这些电子元件的逻辑数字高电平具有不同的电压值。在实际使用中，为了防止过大的电压将微处理器烧坏，往往需要在微处理器与这些电子元件之间加电压隔离电路来进行不同电压的隔离。请参阅图1，所示为一现有的电压隔离电路。该电压隔离电路为一金属氧化层半导 体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor, M0SFET)Q11。该MOSFET Qll的源极S电性连接至微处理器13 ;漏极D电性连接至电子元件15 ;栅极G通过一第一电阻Rll电性连接至一 3. 3V电源。所述3. 3V电源还通过一第一电阻Rll电性连接至所述微处理器13与该MOSFET Qll的源极S之间。一 5V电源通过一第三电阻R15电性连接至所述电子元件15与MOSFET Qll的漏极之间。当所述微处理器13与电子兀件15之间进行数字信号的传输时,若微处理器13输出位元I (高电平)，此时该MOSFET Qll的源极电压与栅极电压相等，MOSFET Qll截止，电子元件接收到的为5V常规电源电压，为高电平(位元I);当微处理器13输出位元O (低电平)时，MOSFET Qll导通，输入电子元件的电压为低电平(位元O)。当所述电子元件发送位元I (高电平)时，其输出的电压值为5V，此时MOSFET Qll截止，与第二电阻R13相连接的3. 3V电源输出3. 3V电压至微处理器13，微处理器13则接收高电平(位元I);当所述电子元件发送位元O (低电平)时，MOSFET Qll导通，微处理器13接收到的电压为低电平(位元O)。如此，通过所述电压隔离电路即可实现所述电子元件发送5V的高电平，而所述微处理器接收3. 3V的高电平。在实际使用中，为了使微处理器具有唤醒(wake on)功能,所述3. 3V电源一般为3.3V备用电源，也就是说，在电子装置系统关机时，该3. 3V备用电源仍然存在；而5V电源由于是常规电源，在系统关机时则为0V。此时，MOSFET Qll则会导通，3. 3V备用电源则会通过该MOSFET Qll输出电流至所述电子元件15，不仅会造成电源的浪费，也会造成系统的不稳定。
技术实现思路
针对上述问题，有必要提供一种在系统关机时，能对备用电源输出进行抑制的漏电抑制电路。—种漏电抑制电路，应用于包括第一电子元件、第二电子元件、备用电源、常规电源及电压隔离电路的电子装置中，所述第一电子元件通过电压隔离电路电性连接至所述第二电子元件，所述备用电源电性连接至所述第一电子元件及电压隔离电路之间，所述漏电抑制电路包括电压比较器及电子开关，电压比较器的正相输入端及反相输入端分别电性连接至所述常规电源及备用电源，该电压比较器的输出端电性连接至所述电子开关以控制该电子开关的闭合与断开，该电子开关电性连接至所述电压隔离电路与所述第二电子元件之间；当系统开机时，所述电压比较器输出高电平使电子开关闭合，当系统关机时，所述电压比较器输出低电平使电子开关断开以断开所述第二电子元件与所述电压隔离电路及备用电源之间的电性连接。所述的漏电抑制电路通过设置所述电压比较器来判断电子装置是否关机，并且在所述电子装置关机时，通过所述电子开关来断开所述第二电子元件与备用电源之间的电性连接，由此可有效防止备用电源在系统关机时仍有电流流至所述第二电子元件，节约了电能并且有效防止电子装置系统不稳的情况发生。附图说明 图I是一现有电压隔离电路的电路图。图2是具有本专利技术较佳实施方式漏电抑制电路的电子装置的功能模块图。图3是图2所示电子装置的电路图。主要元件符号说明 _电子装置 |ιοο ￥处理器 3 电子元件_15_ 漏电抑制电路 20 电压比较器 21 — 龟子开关 23 第一电子元件 30_ 第二电子元件 40_备用电源__常规电源 电压隔离电路 70 MOSFETο ΤΤοη 竟一电阻 Rll 第二电阻 Fl3 第三电阻R15I 一上拉电阻 R71第二上拉电阻 1~73第三上拉电阻 R75NPN型三极管 二极管一D21 ' 限流电阻 |R21 . 如下具体实施方式将结合上述附图进一步说明本专利技术。具体实施例方式请参阅图2，本专利技术较佳实施方式的漏电抑制电路20应用于包括第一电子元件30、第二电子元件40、备用电源50、常规电源60以及电压隔离电路70的电子装置100中。所述第一电子元件30通过所述电压隔离电路70电性连接至所述第二电子元件40 ;所述备用电源50电性连接至所述第一电子元件30及电压隔离电路70之间，所述常规电源60电性连接至所述第二电子元件40及电压隔离电路70之间。所述电压隔离电路70用于在该第一电子元件30与第二电子元件40进行数字信号传送时，隔离不同的电压，从而使所述第一电子元件30及第二电子元件40分别获得其额定的电压值。请参阅图3，在本较佳实施方式中，所述电压隔离电路70为一 MOSFET Q71。该MOSFET Q71的源极S电性连接至第一电子元件30 ;漏极D电性连接至第二电子元件40 ;栅极G通过一第一上拉电阻R71电性连接至所述备用电源50。所述备用电源50还通过一第二上拉电阻R73电性连接至所述第一电子元件30与该MOSFET Q71的源极S之间。所述常规电源60通过一第三上拉电阻R75电性连接至所述第二电子元件40与所述MOSFET Q71的漏极D之间。所述常规电源60的电压值大于所述备用电源50的电压值。在本较佳实施方式中，所述常规电源60可以为5V电源；所述备用电源50为3. 3V电源。可以理解，当备用电源50为3. 3V电源时，常规电源60还可以为12V电源；而当备用电源50为5V电源时，常规电源60则为12V电源。所述漏电抑制电路20包括电压比较器21及电子开关23。所述电压比较器21的 正相输入端及反相输入端分别电性连接至所述常规电源60及备用电源50，该电压比较器21的输出端电性连接至所述电子开关23以控制电子开关23的闭合与断开。所述电压比较器21的电源由所述备用电源50提供。所述电子开关23还电性连接至所述第二电子元件40及电压隔离电路70之间。在本较佳实施方式中，所述电子开关23为NPN型三极管Q21(如图3所示)。该NPN型三极管Q21的基极电性连接至所述电压比较器21的输出端；集电极电性连接至所述MOSFET Q71的漏极；发射极电性连接至所述第二电子元件40。可以理解，所述电子开关23也可以为N沟道M0SFET，其栅极、源极和漏极分别对应所述NPN型三极管Q21的基极、发射极和集电极。所述漏电抑制电路20还包括二极管D21及限流电阻R21。所述二极管D21的正相输入端及反相输入端分别电性连接至所述电压比较器21的输出端及限流电阻R21。该限流电阻R21的另一端电性连接至所述NPN型三极管Q21的基极。由于所述NPN型三极管Q21的导通电压一般本文档来自技高网...
【技术保护点】
一种漏电抑制电路，应用于包括第一电子元件、第二电子元件、备用电源、常规电源及电压隔离电路的电子装置中，所述第一电子元件通过电压隔离电路电性连接至所述第二电子元件，所述备用电源电性连接至所述第一电子元件及电压隔离电路之间，其特征在于：所述漏电抑制电路包括电压比较器及电子开关，电压比较器的正相输入端及反相输入端分别电性连接至所述常规电源及备用电源，该电压比较器的输出端电性连接至所述电子开关以控制该电子开关的闭合与断开，该电子开关电性连接至所述电压隔离电路与所述第二电子元件之间；当系统开机时，所述电压比较器输出高电平使电子开关闭合，当系统关机时，所述电压比较器输出低电平使电子开关断开以断开所述第二电子元件与所述电压隔离电路及备用电源之间的电性连接。
【技术特征摘要】
1.一种漏电抑制电路，应用于包括第一电子元件、第二电子元件、备用电源、常规电源及电压隔离电路的电子装置中，所述第一电子元件通过电压隔离电路电性连接至所述第二电子元件，所述备用电源电性连接至所述第一电子元件及电压隔离电路之间，其特征在于所述漏电抑制电路包括电压比较器及电子开关，电压比较器的正相输入端及反相输入端分别电性连接至所述常规电源及备用电源，该电压比较器的输出端电性连接至所述电子开关以控制该电子开关的闭合与断开，该电子开关电性连接至所述电压隔离电路与所述第二电子元件之间；当系统开机时，所述电压比较器输出高电平使电子开关闭合，当系统关机时，所述电压比较器输出低电平使电子开关...
【专利技术属性】
技术研发人员：侯全才，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。