集成扇出结构以及形成方法技术

提供了半导体器件及形成方法。模塑料沿着第一管芯和第二管芯的侧壁延伸。在第一管芯、第二管芯和模塑料上方形成再分布层。再分布层包括位于第一管芯和第二管芯之间的间隙上面的导体。在第一管芯的边缘上方以第一角度布线导体。相对于沿着第一管芯和第二管芯之间的最短的线延伸的直线测量第一角度，并且第一角度大于0。本发明专利技术的实施例还涉及集成扇出结构以及形成方法。

Integrated fan out structure and forming method

A semiconductor device and a method of forming the same are provided. The molding plastic extends along the sidewalls of the first tube and the second tube. A redistribution layer is formed over the first tube, the second tube, and the die plastic. The redistribution layer includes a conductor positioned above a gap between the first tube and the second tube. A conductor is arranged at a first angle over the edge of the first tube. The first angle is measured with respect to the straight line extending along the shortest line between the first tube and the second tube, and the first angle is greater than 0. Embodiments of the present invention also relate to integrated fan out structures and methods of forming.

【技术实现步骤摘要】
集成扇出结构以及形成方法
本专利技术的实施例涉及集成电路器件，更具体地，涉及集成扇出结构以及形成方法。
技术介绍
随着半导体技术的发展，半导体芯片/管芯变得越来越小。同时，更多功能需要集成至半导体管芯内。因此，半导体管芯需要将越来越多的I/O焊盘封装至更小的区域内，并且因此随着时间I/O焊盘的密度迅速提升。结果，半导体管芯的封装变得更加困难，这会对封装产量产生不利影响。传统的封装技术可以划分为两类。在第一类中，晶圆上的管芯在它们被切割之前封装。这种封装技术具有一些有利的特征，诸如更大的生产量和更低的成本。此外，需要较少的底部填充物或模塑料。然而，这种封装技术还具有一些缺陷。如前所述，管芯的尺寸变得越来越小，并且对应的封装件仅可为扇入型封装件，其中，每个管芯的I/O焊盘都被限于直接位于对应管芯的表面上方的区域。由于管芯的面积有限，I/O焊盘的数量由于I/O焊盘的间距的限制而受到限制。如果焊盘的间距减小，则可能发生焊料桥接。此外，在固定的焊球尺寸需求下，焊球必须具有特定尺寸，这进而限制可以封装在管芯表面上的焊球的数量。在另一类封装中，管芯在它们被封装之前从圆切割，并且仅封装“已知良好管芯”。该封装技术的有利特征是形成扇出型封装件的可能性，这意味着管芯上的I/O焊盘可以分布至比管芯更大的区域，并且因此可以增大封装在管芯的表面上的I/O焊盘的数量。
技术实现思路
本专利技术的实施例提供了一种形成半导体器件的方法，所述方法包括：形成沿着第一管芯和第二管芯的侧壁延伸的模塑料；以及在所述第一管芯、所述第二管芯和所述模塑料上方形成再分布层，所述再分布层包括位于所述第一管芯和所述第二管芯之间的间隙上面的导体，所述导体以第一角度布线在所述第一管芯的边缘上方，相对于所述第一管芯和所述第二管芯之间的最短的线测量所述第一角度，并且所述第一角度大于0。本专利技术的另一实施例提供了一种形成半导体器件的方法，所述方法包括：在衬底上放置第一管芯，所述第一管芯的顶面包括第一介电层，其中，所述第一介电层的边缘从所述第一管芯的下边缘偏移；在所述衬底上放置第二管芯，所述第二管芯的顶面包括第二介电层，其中，所述第二介电层的边缘从所述第二管芯的下边缘偏移；形成沿着所述第一管芯和所述第二管芯的侧壁延伸的模塑料；形成延伸穿过所述模塑料的贯通孔；以及在所述第一管芯和所述第二管芯上方形成再分布层，所述再分布层包括位于所述第一管芯和所述第二管芯之间的间隙上面的导体，所述导体在所述第一管芯的所述边缘上方以非垂直于所述第一管芯的面向所述第二管芯的边缘的方式布线。本专利技术的又一实施例提供了一种半导体器件，包括：第一管芯；第二管芯；模制材料，在所述第一管芯和所述第二管芯之间延伸；以及再分布层，位于所述第一管芯和所述第二管芯上面，所述再分布层包括位于所述第一管芯和所述第二管芯之间的间隙上面的导体，所述导体在所述第一管芯的边缘上方以第一角度布线，相对于所述第一管芯和所述第二管芯之间的最短的线测量所述第一角度，并且所述第一角度大于0。附图说明为更完整的理解本专利技术实施例及其优点，现将结合附图所进行的以下描述作为参考，其中：图1至图16是根据一些示例性实施例的制造贯通孔(TV)封装件的中间阶段的截面图；图17至图19示出了根据一些示例性实施例的管芯至管芯金属连接件的截面图和平面图；以及图20至图22是根据一些示例性实施例的制造TV封装件的中间阶段的截面图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。根据各个示例性实施例提供了集成扇出(“InFO”)封装件及其形成方法。示出了形成InFO封装件的中间阶段并且讨论了实施例的变形。图1至图16示出了根据一些实施例的在形成半导体封装件中的中间步骤的截面图。首先参考图1，示出了具有形成在其上的释放层22的载体衬底20。通常地，载体衬底20在后续的加工步骤中提供临时的机械和结构支撑。例如，载体衬底20可以包括任何合适的材料，诸如硅基材料(诸如硅晶圆、玻璃或氧化硅)或其他材料(诸如氧化铝、陶瓷材料)、这些材料的任意组合等。在一些实施例中，为了适应进一步的加工，载体衬底20是平坦的。释放层22是在载体衬底20上方形成的可选层，可以允许更容易地去除载体衬底20。如下面更详细的解释，各个层和器件将放置在载体衬底20上方，之后可以去除载体衬底20。可选的释放层22有助于载体衬底20的去除，减少了对形成在载体衬底20上方的结构的损坏。释放层22可以由基于聚合物的材料形成。在一些实施例中，释放层22是诸如光热转换(LTHC)释放涂层的环氧化物基热释放材料，该材料在被加热时失去其粘性。在其他实施例中，释放层22可为紫外线(UV)胶，其在暴露于UV光时丧失它的粘合性能。释放层22可以作为液体被分配并且被固化。在其他实施例中，释放层22可以是层压至载体衬底20上的层压薄膜。可以使用其他释放层。参考图2，在释放层22上方形成缓冲层24。缓冲层24是介电层，该介电层可以是聚合物(诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等)、氮化物(诸如氮化硅等)、氧化物(诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)或它们的组合等)等，并且例如，可以通过旋涂、层压、化学汽相沉积(CVD)等来形成。在一些实施例中，缓冲层24是具有均匀厚度的平坦层，其中该厚度可以介于约2μm与约6μm之间。缓冲层24的顶面和底面也是平坦的。现在参考图2至图6，根据一些实施例，示出了贯通孔(“TV”)33的形成(见图6)。贯通孔33提供从封装件的一侧至封装件的另一侧的电连接。例如，如将在下面更详细的解释，一个或多个管芯将被安装至缓冲层24并且将围绕贯通孔和管芯形成模塑料。随后，诸如另一个管芯、封装件、衬底等的另一器件，可以附接至管芯和模塑料。贯通孔33提供另一器件和封装件的背侧之间的电连接，无需通过安装至缓冲层24的管芯传递电信号。如图2所示，例如，可以通过在缓冲层24上方形成导电晶种层26来形成贯通孔33。在一些实施例中，晶种层26是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。晶种层26可由铜、钛、镍、金或它们的组合等制成。在一些实施例中，该晶种层26包括钛层和钛层上方的铜层。例如，可以使用物理汽相沉积(PVD本文档来自技高网...

【技术保护点】
一种形成半导体器件的方法，所述方法包括：形成沿着第一管芯和第二管芯的侧壁延伸的模塑料；以及在所述第一管芯、所述第二管芯和所述模塑料上方形成再分布层，所述再分布层包括位于所述第一管芯和所述第二管芯之间的间隙上面的导体，所述导体以第一角度布线在所述第一管芯的边缘上方，相对于所述第一管芯和所述第二管芯之间的最短的线测量所述第一角度，并且所述第一角度大于0。

【技术特征摘要】
2015.11.16 US 14/942,6271.一种形成半导体器件的方法，所述方法包括：形成沿着第一管芯和第二管芯的侧壁延伸的模塑料；以及在所述第一管芯、所述第二管芯和所述模塑料上方形成再分布层，所述再分布层包括位于所述第一管芯和所述第二管芯之间的间隙上面的导体，所述导体以第一角度布线在所述第一管芯的边缘上方，相对于所述第一管芯和所述第二管芯之间的最短的线测量所述第一角度，并且所述第一角度大于0。2.根据权利要求1所述的方法，其中，所述第一管芯包括第一衬底的顶面上的第一介电层，并且所述第二管芯包括第二衬底的顶面上的第二介电层，其中，所述第一介电层的边缘从所述第一衬底的边缘偏移，并且所述第二介电层的边缘从所述第二衬底的边缘偏移。3.根据权利要求2所述的方法，其中，所述导体包括所述第一介电层上方的第一转折点，所述第一转折点位于首先以所述第一角度布线所述导体的位置处。4.根据权利要求2所述的方法，其中，所述导体包括所述第二介电层上方的第二转折点，所述第二转折点位于以与在所述第二管芯的边缘上方布线所述导体的角度不同的角度首先布线所述导体的位置处。5.根据权利要求1所述的方法，其中，所述导体包括：部分地位于所述第一管芯上面且以所述第一角度布线的第一段；以第二角度布线的连接至所述第一段的第二段；以及连接至所述第二段、部分地位于所述第二管芯上面且以第三角度布线的第三段，所述第三角度大于0；其中，相对于所述第一管芯和所述第二管芯之间的所述最短的线测量所述第二角度和所述第三角度。...

【专利技术属性】
技术研发人员：陈宪伟，苏安治，林宗澍，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71