整合性电子构装方法技术

本发明专利技术公开了一种整合性电子构装方法，其为利用覆晶式封装在晶圆级封装的应用，以结合芯片构装和多芯片系统构装、应用硅基板、开发整合型系统单芯片。

【技术实现步骤摘要】

本专利技术涉及一种整合性电子构装方法，其利用一套高熔点球栅阵列结合另一套高熔点球栅阵列，以开发整合型的系统单芯片(SoC)。
技术介绍
随着集成电路(Integrated Circuit，IC)制作过程技术不断的改进，电子产品全面朝轻薄短小的整合型系统单芯片开发。传统打线(Wire Bond)技术已经不能符合通讯和其他先进IC对高传输速率的需求；覆晶式的晶圆构装(Wafer Level Package)成为芯片尺寸构装(CSP)的技术主流。然而球栅阵列式覆晶构装，锡球的生命周期(life times)完全取决于锡球的高度，如果锡球质量未能达到可靠性质量要求，必须要在覆晶球栅阵列和基板或印刷电路板之间添加一层封晶底胶(underfill)来进一步保证锡球和基板，或是印刷电路板的接合强度，才足以通过可靠性检测。加了封晶底胶之后，不易在后续制作过程再做测试修补(repair)，使得添加封装底胶成为制作过程的瓶颈。同时锡球高度和锡球间距(Solder Pitch)有着密切关联，目前不加封装底胶的单套式覆晶构装局限在低脚数I/O，无法作更广泛应用。作者在中国台湾第I233673号案已经提出了两套式球栅阵列结构，芯片上的高熔点球栅阵列经由球栅阵列封装(Ball Grid Array，BGA)基板或芯片上的高熔点球栅阵列，直接接合主板上相对应的高熔点球栅阵列，虽然可以有效的提升锡球可靠性生命周期，由于BGA基板的锡球间距无法有效地降低，无法满足高脚数I/O对于芯片尺寸的(CSP)需求，同时无法有效整合其他IC，无法满足顾客对于整合性系统单芯片的功能需求。
技术实现思路
本专利技术提供的整合性电子构装方法说明如下：主体芯片被使用作硅基板，提供至少一主体芯片，包括一主体芯片上层(背面)和一主体芯片下层(正面)；安置一套第一组高熔点球栅阵列于该主体芯片下层；安置至少一组独立电讯指定区域于该主体芯片上层；安置一套第一组芯片于该主体芯片上层各指定区域正上方；安置一套第二组高熔点球栅阵列于该主体芯片上层各独立指定区域上，主体芯片上层各指定区域的高熔点球栅阵列的正面朝上并与第一组芯片的指定区域相对应；安置一套第一组高熔点锡球阵列于第一组芯片的指定区域，第一组芯片的高熔点球栅阵列正面朝下并与主体芯片上层各指定区域的第二组高熔点球栅阵列一对一相对应；利用回焊制作工艺链接主体芯片上层球栅阵列与第一组芯片各相对应球栅阵列，在回焊制作时，第一组高熔点锡球和第二组高熔点锡球不熔融，低熔点锡球熔融并冷却凝固，以接合主体芯片上层的第二组高熔点球栅阵列与第一组芯片各相对应的第一组高熔点球栅阵列，该高熔点球栅阵列包括高熔点锡球合金阵列或高熔点锡球阵列，高熔点锡球合金在高熔点锡球前端延伸生长一短幅度低熔点锡球接合区；主体芯片上层指定区域安置的多个高熔点锡球与主体芯片下层相对应的多个高熔点锡球电性连接。在本专利技术的一实施例中，该主体芯片与主板接合的流程如下：提供一印刷电路板；其位于主体芯片下层的下方；该主体芯片下层的高熔点球栅阵列正面朝下并与该印刷电路板上的指定区域相对应；安置一套第二组高熔点球栅阵列于该印刷电路板上的指定区域，该印刷电路板的第二组高熔点球栅阵列与该主体芯片下层第一组高熔点球栅阵列一对一相对应；利用回焊制作工艺接合印刷电路板球栅阵列和主体芯片球栅阵列；回焊制作时，第一组高熔点锡球和第二组高熔点锡球不熔融，低熔点锡球熔融并冷却凝固，以接合主体芯片下层球栅阵列与印刷电路板球栅阵列；或该主体芯片下层的高熔点球栅阵列正面朝下并与该印刷电路板上的指定区域相对应，
并直接相接合印刷电路板的指定区域和芯片球栅阵列，而不需在印刷电路板上增设球栅阵列。在本专利技术的一实施例中，还包括下列步骤：提供一印刷电路板，其位于该主体芯片下层的下方，该主体芯片下层的高熔点球栅阵列正面朝下并与该印刷电路板上的指定区域相对应；及经由回焊制作工艺接合该主体芯片球栅阵列与该印刷电路板的该指定区域；回焊制作时，第一组高熔点锡球不熔融，低熔点锡球熔融并冷却凝固，以接合该主体芯片下层球栅阵列和该印刷电路板球栅的该指定区域。在本专利技术的一实施例中，该主体芯片为中央处理器或绘图处理器。在本专利技术的一实施例中，该主体芯片为ARM架构8位至128位微处理器。在本专利技术的一实施例中，该主体芯片为内存运算芯片或内存控制芯片。在本专利技术的一实施例中，该高熔点锡球合金阵列为铜柱凸块锡球阵列。在本专利技术的一实施例中，该第一组芯片为感测芯片、运算芯片或网通芯片。在本专利技术的一实施例中，该第一组芯片为堆栈式闪存或堆栈式动态随机内存。在本专利技术的一实施例中，该第一组芯片为静态随机存取存储器或动态随机内存芯片。在本专利技术的一实施例中，该第一组芯片背面安置金属片以散热，该金属片为铝片或铜片。本专利技术的主要目的在于提供一种整合性电子构装方法，其利用两套式锡球封装的覆晶式封装，应用硅基板结合多芯片系统单芯片构装(SIP)来开
发整合型系统单芯片。本专利技术的另一目的在于提供一种整合性电子构装方法，应用硅基板结合多芯片系统单芯片构装(SIP)；开发内存系统单芯片。主体芯片可以为中央处理器(CPU)或绘图处理器(GPU)或微处理器(MCU)，ARM架构的微处理具备低耗功能特性，适合整合性芯片使用，运算单元为8位至128位。本专利技术提供的第一组芯片应用于整合性的系统单芯片，应用很广，例如物联网(Internet of Things)的独立芯片，包含感测芯片，网通芯片，运算芯片，控制芯片和储存芯片，整合性功能包括多层次量测、上网、实时运算、信息反馈和传输，感测芯片包括对外在环境变动因子例如温度、压力的侦测；网通芯片包含对外部局域网络系统和外部因特网系统的传输包括云端系统数据传输、监控。储存芯片包括动态随机内存(DRAM)的整合应用。内存系统单芯片的开发，其中主体芯片使用内存控制芯片，应用于第一组芯片的独立芯片可以为堆栈式闪存(Nand Flash)芯片或堆栈式动态随机内存芯片(DRAM)，其他应用芯片包括SRAM和其他内存运算芯片。两套式锡球封装的第一组高熔点球栅阵列结合第二组高熔点球栅阵列被有效应用此专利技术结构中，其中第一组高熔点球栅(上套)阵列被安置在主体芯片的正面层和第一组芯片的正面层；第二组高熔点球栅阵列被安置在印刷电路板上层和主体芯片背面层的各个指定区域上。第一组高熔点球栅阵列包括高熔点锡球阵列或高熔点锡球合金阵列组成的球栅阵列；同样的，第二组高熔点球栅阵列包括高熔点锡球阵列或高熔点锡球合金阵列；高熔点锡球合金，例如铜柱(高熔点锡球)凸块锡球阵列在高熔点锡球前端安置一短幅度的低熔点锡球接合区。回焊制作时，第一组高熔点锡球和第二组高熔点锡球不熔融，低熔点锡球熔融并冷却凝固再接合第一组球栅阵列和第二组球栅阵列。在第一组球栅阵列和第二组球栅阵列的接合过程中，如
果第一组锡球使用高熔点锡球合金，在回焊制作过时不需使用锡膏，依靠高熔点锡球合金所包含的低熔点锡球来完成接合制作过程。第一组高熔点球栅阵列和第二组高熔点球栅阵列相对应高熔点锡球前端设计一平坦区，可以作为锡垫(solder pad)使用。第二组高熔点锡球前端可进一步设计成一中间凹两边高的平坦区，如此可有效承载上端第一组高熔点球栅阵列的低熔点锡球或高熔点锡球本文档来自技高网...

【技术保护点】
一种整合性电子构装方法，其特征在于，包括下列步骤：提供至少一主体芯片，包括一主体芯片上层和一主体芯片下层；安置一套第一组高熔点球栅阵列于该主体芯片下层；安置至少一组独立电讯指定区域于该主体芯片上层；安置一套第一组芯片于该主体芯片上层各指定区域正上方；安置一套第二组高熔点球栅阵列于该主体芯片上层各独立指定区域上，该主体芯片上层各指定区域的高熔点球栅阵列的正面朝上并与该第一组芯片的指定区域相对应；安置一套第一组高熔点球栅阵列于该第一组芯片的指定区域，该第一组芯片的高熔点球栅阵列正面朝下并与该主体芯片上层各指定区域的该第二组高熔点球栅阵列一对一相对应；利用回焊制作工艺链接该主体芯片上层球栅阵列与该第一组芯片各相对应球栅阵列，在回焊制作时，第一组高熔点锡球和第二组高熔点锡球不熔融，低熔点锡球熔融并冷却凝固，以接合该主体芯片上层的该第二组高熔点球栅阵列与该第一组芯片各相对应的该第一组高熔点球栅阵列，该高熔点球栅阵列包括高熔点锡球合金阵列或高熔点锡球阵列，高熔点锡球合金在高熔点锡球前端延伸生长一短幅度低熔点锡球接合区；及该主体芯片上层指定区域安置的多个高熔点锡球与该主体芯片下层相对应的多个高熔点锡球电性连接。...

【技术特征摘要】
1.一种整合性电子构装方法，其特征在于，包括下列步骤：提供至少一主体芯片，包括一主体芯片上层和一主体芯片下层；安置一套第一组高熔点球栅阵列于该主体芯片下层；安置至少一组独立电讯指定区域于该主体芯片上层；安置一套第一组芯片于该主体芯片上层各指定区域正上方；安置一套第二组高熔点球栅阵列于该主体芯片上层各独立指定区域上，该主体芯片上层各指定区域的高熔点球栅阵列的正面朝上并与该第一组芯片的指定区域相对应；安置一套第一组高熔点球栅阵列于该第一组芯片的指定区域，该第一组芯片的高熔点球栅阵列正面朝下并与该主体芯片上层各指定区域的该第二组高熔点球栅阵列一对一相对应；利用回焊制作工艺链接该主体芯片上层球栅阵列与该第一组芯片各相对应球栅阵列，在回焊制作时，第一组高熔点锡球和第二组高熔点锡球不熔融，低熔点锡球熔融并冷却凝固，以接合该主体芯片上层的该第二组高熔点球栅阵列与该第一组芯片各相对应的该第一组高熔点球栅阵列，该高熔点球栅阵列包括高熔点锡球合金阵列或高熔点锡球阵列，高熔点锡球合金在高熔点锡球前端延伸生长一短幅度低熔点锡球接合区；及该主体芯片上层指定区域安置的多个高熔点锡球与该主体芯片下层相对应的多个高熔点锡球电性连接。2.根据权利要求1所述的整合性电子构装方法，其特征在于，还包括下列步骤：提供一印刷电路板，其位于该主体芯片下层的下方，该主体芯片下层
\t的高熔点球栅阵列正面朝下并与该印刷电路板上的指定区域相对应；安置一套第二组高熔点球栅阵列于该印刷电路板上的指定区域，该印刷电路板的第二组高熔点球栅阵列与该主体芯片下层第一组高熔点球栅阵列一对一相对应；及利用回焊制作工艺接...

【专利技术属性】
技术研发人员：何当豪，
申请(专利权)人：何当豪，
类型：发明
国别省市：中国台湾;71