一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法技术

本申请实施例提供一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法，以降低薄膜晶体管由于静电作用而发生工作异常的几率。本申请实施例提供的薄膜晶体管，包括：设置在衬底基板之上的导电埋层，以及设置在所述导电埋层之上的电阻隔离层；设置在所述电阻隔离层之上的有源层，以及设置在所述有源层一侧的源极，设置在所述有源层另一侧的漏极，其中，所述电阻隔离层在与所述漏极对应的区域设置有连接所述漏极与所述导电埋层的连接电极，所述连接电极的电阻率低于所述电阻隔离层的其它区域的电阻率；设置在所述有源层之上的栅极绝缘层，以及设置在所述栅极绝缘层之上的栅极。

A thin film transistor, an array substrate and a method for manufacturing a thin film transistor

The embodiment of the present invention provides a method for manufacturing a thin film transistor, an array substrate, and a thin film transistor to reduce the probability of abnormal operation due to electrostatic action of the thin film transistor. Thin film transistor, an embodiment of the application include: setting the conductive layer on a substrate buried above the substrate, and is arranged on the conductive layer buried resistor isolation layer; arranged on the resistance isolation layer of the active layer, and is arranged on the side of the active layer arranged on the other side of the source, drain so, in the active layer, the resistance in the isolation layer and the drain region corresponding to the set is connected to the drain electrode is connected with the conductive buried layer, the resistivity of the connecting electrode is lower than that of the other areas of resistance of the isolation layer resistivity; set in grid the active layer on the insulating layer, and insulating layer arranged gate on the gate.

【技术实现步骤摘要】
一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法
本申请涉及显示领域，尤其涉及一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法。
技术介绍
目前的显示类型主要包括液晶显示(LiquidCrystalDisplay，LCD)、有机发光二极管显示(OrganicLight-EmittingDiode，OLED)、等离子显示(PlasmaDisplayPanel，PDP)和电子墨水显示等多种。其中，LCD液晶显示器，具有寿命长、光效高、辐射低、功耗低的特点，逐渐取代了传统射线管显示设备而成为了近年来显示设备中的主流产品。OLED显示器则以其轻薄、主动发光、快响应速度、广视角、色彩丰富及高亮度、低功耗、耐高低温等众多优点而被业界公认为是继LCD显示器之后的第三代显示技术，可以广泛用于智能手机、平板电脑、电视等终端产品。在显示器件制造和使用的过程中，通常会受到静电的影响，而静电的影响会致使显示器件的薄膜晶体管形成缺陷甚至烧毁，使薄膜晶体管发生工作异常的问题。
技术实现思路
本申请实施例提供一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法，以降低显示器件的薄膜晶体管由于静电作用而发生工作异常的几率。本申请实施例提供一种薄膜晶体管，包括：设置在衬底基板之上的导电埋层，以及设置在所述导电埋层之上的电阻隔离层；设置在所述电阻隔离层之上的有源层，以及设置在所述有源层一侧的源极，设置在所述有源层另一侧的漏极，其中，所述电阻隔离层在与所述漏极对应的区域设置有连接所述漏极与所述导电埋层的连接电极，所述连接电极的电阻率低于所述电阻隔离层的其它区域的电阻率；设置在所述有源层之上的栅极绝缘层，以及设置在所述栅极绝缘层之上的栅极。优选的，在所述有源层上设置有台阶状的所述栅极绝缘层，其中，台阶状的所述栅极绝缘层的高部朝向所述漏极。优选的，所述源极与所述有源层接触，所述漏极与所述有源层接触。优选的，所述薄膜晶体管还包括：设置在所述电阻隔离层之上的连接所述源极与所述有源层的第一轻掺杂漏极，连接所述漏极与所述有源层的第二轻掺杂漏极。优选的，所述栅极绝缘层在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影重叠，所述栅极在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影重叠。本申请实施例提供一种阵列基板，包括本申请实施例提供的所述的薄膜晶体管。本申请实施例提供一种薄膜晶体管的制作方法，包括：在衬底基板上形成第一薄膜层；采用第一离子注入工艺，向所述第一薄膜层注入第一型杂质离子，使所述第一薄膜层的下部形成为导电埋层；采用退火工艺，使所述第一薄膜层的上部形成为第二薄膜层，将所述第二薄膜层与所述导电埋层之间的第一薄膜作为电阻隔离层，将所述第二薄膜层的第一区域作为有源层；在所述第二薄膜层的所述第一区域的上方形成栅极绝缘层，以及在所述栅极绝缘层的上方形成栅极；采用第二离子注入工艺，在所述第二薄膜层的所述第一区域的一侧形成源极，在所述第二薄膜层的所述第一区域的另一侧形成漏极；采用第三离子注入工艺，向所述电阻隔离层的与所述漏极对应的区域注入第二型杂质离子，形成连接所述漏极与所述导电埋层的连接电极。优选的，所述在所述第二薄膜层的所述第一区域的上方形成栅极绝缘层，具体包括：采用半色调掩模板或灰色调掩模板，在所述第二薄膜层的所述第一区域的上方形成台阶状的所述栅极绝缘层，其中，台阶状的所述栅极绝缘层的高部朝向所述漏极。优选的，所述采用第二离子注入工艺，在所述第二薄膜层的所述第一区域的一侧形成源极，在所述第二薄膜层的所述第一区域的另一侧形成漏极，具体包括：采用第二离子注入工艺，在所述第二薄膜层的与所述第一区域相接触的一侧形成源极，在所述第二薄膜层的与所述第一区域相接触的另一侧形成漏极。优选的，所述采用第二离子注入工艺，在所述第二薄膜层的所述第一区域的一侧形成源极，在所述第二薄膜层的所述第一区域的另一侧形成漏极，具体包括：采用第四离子注入工艺，在所述第二薄膜层的与所述第一区域相接触的一侧注入第二型杂质离子，形成第一轻掺杂区，在所述第二薄膜层的与所述第一区域相接触的另一侧注入第二型杂质离子，形成第二轻掺杂区；采用第二离子注入工艺，在所述第一轻掺杂区的与所述第一区域相隔的第一子区域注入第二型杂质离子，形成所述源极，在所述第二轻掺杂区的与所述第一区域相隔的第二子区域注入第二型杂质离子，形成所述漏极，将所述第一轻掺杂区的所述第一子区域以外的区域作为第一轻掺杂漏极，将所述第二轻掺杂区的所述第二子区域以外的区域作为第二轻掺杂漏极。本申请实施例有益效果如下：本申请实施提供的薄膜晶体管，通过在薄膜晶体管的源漏极下方设置导电埋层，并在漏极下方设置连接漏极与该导电埋层的连接电极，进而在由于静电作用导致薄膜晶体管的电荷大量累累积时，可以使静电产生的电荷由漏极下方的导电埋层导走，降低薄膜晶体管由于静电作用而产生烧毁的几率。附图说明图1为本申请实施例提供的一种薄膜晶体管的结构示意图；图2为本申请实施例提供的一种设置有缓冲层的薄膜晶体管的结构示意图；图3为本申请实施例提供的一种设置有轻掺杂漏极的薄膜晶体管的结构示意图；图4为本申请实施例提供的一种设置有台阶状的栅极绝缘层的薄膜晶体管的结构示意图；图5为本申请实施例提供的一种薄膜晶体管的制作流程图；图6为本申请实施例形成非晶硅薄膜层后的示意图；图7为本申请实施例形成导电埋层后的示意图；图8为本申请实施例形成多晶硅薄膜层后的示意图；图9为本申请实施例形成栅极后的示意图；图10为本申请实施例形成轻掺杂区后的示意图；图11为本申请实施例形成源漏极后的示意图；图12为本申请实施例形成连接电极后的示意图。具体实施方式下面结合说明书附图对本专利技术实施例的实现过程进行详细说明。需要注意的是，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。参见图1，本申请实施例提供一种薄膜晶体管，包括：设置在衬底基板1之上的导电埋层31，以及设置在导电埋层31之上的电阻隔离层32；设置在电阻隔离层32之上的有源层331，以及设置在有源层331一侧的源极332，设置在有源层331另一侧的漏极333，其中，电阻隔离层32在与漏极333对应的区域设置有连接漏极333与导电埋层31的连接电极321，连接电极321的电阻率低于电阻隔离层32的其它区域的电阻率，在具体实施时，电阻隔离层32的电阻率与连接电极321的电阻率可以为相差1～2个数量级，设置在有源层331之上的栅极绝缘层4，以及设置在栅极绝缘层4之上的栅极5，其中，优选的，栅极绝缘层4在衬底基板1上的正投影与有源层331在衬底基板1上的正投影重叠，栅极5在衬底基板1上的正投影与有源层331在衬底基板1上的正投影重叠。优选的，参见图2，衬底基板1与导电埋层31之间还设置有缓冲层2。在具体实施时，源极332与有源层331、漏极333与有源层331均可以直接接触，如图1所示，即，在与有源层331接触的一侧形成源极332，在与有源层331相接触的另一侧形成漏极333。优选的，为了削减薄膜晶体管沟道区电场梯度的坡度，降低热载流子效应对薄膜晶体管性能的影响，本申请实施例提供的薄膜晶体管，如图3所示，在源极332与有源层3本文档来自技高网...

【技术保护点】
一种薄膜晶体管，其特征在于，包括：设置在衬底基板之上的导电埋层，以及设置在所述导电埋层之上的电阻隔离层；设置在所述电阻隔离层之上的有源层，以及设置在所述有源层一侧的源极，设置在所述有源层另一侧的漏极，其中，所述电阻隔离层在与所述漏极对应的区域设置有连接所述漏极与所述导电埋层的连接电极，所述连接电极的电阻率低于所述电阻隔离层的其它区域的电阻率；设置在所述有源层之上的栅极绝缘层，以及设置在所述栅极绝缘层之上的栅极。

【技术特征摘要】
1.一种薄膜晶体管，其特征在于，包括：设置在衬底基板之上的导电埋层，以及设置在所述导电埋层之上的电阻隔离层；设置在所述电阻隔离层之上的有源层，以及设置在所述有源层一侧的源极，设置在所述有源层另一侧的漏极，其中，所述电阻隔离层在与所述漏极对应的区域设置有连接所述漏极与所述导电埋层的连接电极，所述连接电极的电阻率低于所述电阻隔离层的其它区域的电阻率；设置在所述有源层之上的栅极绝缘层，以及设置在所述栅极绝缘层之上的栅极。2.如权利要求1所述的薄膜晶体管，其特征在于，在所述有源层上设置有台阶状的所述栅极绝缘层，其中，台阶状的所述栅极绝缘层的高部朝向所述漏极。3.如权利要求1所述的薄膜晶体管，其特征在于，所述源极与所述有源层接触，所述漏极与所述有源层接触。4.如权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：设置在所述电阻隔离层之上的连接所述源极与所述有源层的第一轻掺杂漏极，连接所述漏极与所述有源层的第二轻掺杂漏极。5.如权利要求1所述的薄膜晶体管，其特征在于，所述栅极绝缘层在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影重叠，所述栅极在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影重叠。6.一种阵列基板，其特征在于，包括如权利要求1-5任一项所述的薄膜晶体管。7.一种薄膜晶体管的制作方法，其特征在于，所述制作方法包括：在衬底基板上形成第一薄膜层；采用第一离子注入工艺，向所述第一薄膜层注入第一型杂质离子，使所述第一薄膜层的下部形成为导电埋层；采用退火工艺，使所述第一薄膜层的上部形成为第二薄膜层，将所述第二薄膜层与所述导电埋层之间的第一薄膜作为电阻隔离层，将所述第二薄膜层的第一区域作为有源层；在所述第二薄膜层的所述第一区域的上方形成栅极绝缘层，以及在所述栅极绝缘层的上方形...

【专利技术属性】
技术研发人员：秦心宇，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：北京,11