一种基于埋层结构的自举二极管及制造工艺制造技术

本发明专利技术公开了一种集成电路结构，所述集成电路结构包含电子开关、电阻模块以及一种N型衬底上的半导体结构，该半导体结构内包含一个结型场效应管；通过电子开关以及半导体结构的其他部分对半导体结构内的结型场效应管的开启与关断进行控制，从而实现了与栅极驱动电路中自举二极管相同的功能；本发明专利技术还公开了该集成电路结构的制造工艺；本发明专利技术的工艺能简单的集成在本身的芯片工艺中，不会增加额外的工艺步骤，易于生产。

【技术实现步骤摘要】

本专利技术涉及一种实现自举二极管功能的集成电路结构，尤其涉及一种基于埋层机构的实现自举二极管的半导体器件及其制造工艺。
技术介绍
如图1所示在驱动半桥的MOS管的时候，一般是上管、下管轮流导通的时序；当上管关闭，下管导通的时候，Vs的电位为公共端电位（一般为0），Q1的漏极（Drain端）电位为HV（比如600V），这时Vcc经过Dbs向Cbs充电，充满后Cbs为上管驱动（Drv1）提供驱动电压Vg1=Vcc（比如20V），由控制端信号控制Q1的开关；当上管导通，下管关断的时候，Vs端电位浮动到HV，此时Vb的电位由于电容Cbs的缘故，被浮动到HV+Vcc，此时就必须要自举二极管Dbs承受Vb到Vcc的反向电压，防止Vb回灌电流到Vcc上去；一般的技术是用分立的自举二极管Dbs，在芯片外部连接；（参考专利：US5969964A）另外还有采用ChargePump（电荷泵）+集成高压MOSFET的结构（如图2所示）来实现自举二极管的功能；（参考ST产品L6569的产品说明书）使用外置自举二极管的需要增加外围电路的连接，可靠性降低，且会增加整体成本；直接在体硅材料上集成二极管的话，由于二极管的反向恢复特性，反向时会有大量的少数载流子（少子），会产生少子电流，破坏电路时序；所以必须采用SOI（SiliconOnInsulator绝缘体上硅结构）工艺隔离才能直接集成二极管，但这样的话工艺复杂，成本很高；使用集成ChargePump+集成高压MOSFET的结构实现的自举二极管结构的芯片，需要采用特殊的MOSFET工艺，比如厚栅氧工艺（双重栅氧工艺），且制作ChargePump需要较大的芯片面积，增加芯片成本。
技术实现思路
本专利技术的目的就在于为了解决上述问题而提供一种采用通用的BCD工艺就能实现自举二极管功能的集成电路结构及制造工艺；本专利技术通过以下技术方案来实现上述目的：一种集成电路结构，所述集成电路结构包含电阻、电子开关模块以及一种半导体结构，所述半导体结构的特征在于：N型高浓度衬底上设有N型轻掺杂外延层，N型轻掺杂外延层的其中一半区域内设有P型埋层，P型埋层上设有第一N阱，第一N阱上设有第一N型重掺杂，第一P型重掺杂以及第二N型重掺杂；其中第一N型重掺杂与第一P型重掺杂之间由电阻相连，第一P型重掺杂与GND之间由电子开关相连；P型埋层上还有第一P阱，第一P阱上有第二P型重掺杂；一种集成电路的制造工艺，包括以下步骤：（1）在N型高浓度衬底上设置N型轻掺杂外延层，N型高浓度衬底的电阻率为0.0001~0.1欧姆•厘米，N型轻掺杂外延层的电阻率为10～200欧姆•厘米；（2）在N型轻掺杂外延层上通过注入P型杂质，注入剂量为1e12atom/cm2～1e15atom/cm2；（3）通过高温氧化推结，炉管温度为850℃～1200℃，持续时间为30～300分钟，激活P型杂质，形成P型埋层；（4）通过化学气相淀积生长N型掺杂薄外延层，然后通过高能、双电荷磷注入来形成第一N阱，然后再通过高能B11注入来形成第一P阱，再通过LOCOS生长厚氧化层；（5）通过N型杂质注入形成第一N型重掺杂和第二N型重掺杂，作为结型场效应管的源漏极，注入剂量为1e12atom/cm2～5e15atom/cm2，通过P型杂质注入形成第一P型重掺杂和第二P型重掺杂，其中第一P型重掺杂作为结型场效应管的栅极，注入剂量为1e12atom/cm2～5e15atom/cm2；本专利技术的有益效果在于：本专利技术采用集成电路实现自举二极管功能，可简化外围电路，降低成本，提高可靠性；可使用体硅材料的衬底制造，成本和工艺难度比SOI工艺的二极管低；采用通用的BCD工艺就能实现自举二极管功能，工艺复杂度较低，易于生产，面积较小，成本较低。附图说明图1是半桥MOS管的栅极驱动电路示意图图2是采用ChargePump（电荷泵）+集成高压MOSFET的栅极驱动电路示意图图3是本专利技术所述集成电路的纵向结构示意图。具体实施方式下面结合附图对本专利技术作进一步说明：如图3所示，本专利技术所述集成电路结构，包含N型重掺杂衬底1；N型轻掺杂厚外延层2；P型埋层3；N阱区4；P阱区5；6和8为N+区；7和9为P+区；8和7通过电阻R1相连，7经过开关S1与GND相连；S1的开关由控制信号实现；9一般是与地或者公共端相连；其中8、7、6、4构成了一个JFET，8为漏端、4为沟道、7为栅极、6为源端；此结构等效为自举二极管，可替代图1中的Dbs的功能，其中D端（8）与Vcc正极相连，S端（6）连接Vb及Cbs的上极板；也可替代图2中的chargepump和相连的MOSFET；实现功能描述：当上管关断，下管导通时，控制信号使S1断开，8与7电位都为Vcc，6的电位为0，Vcc经过JFET管的D、S端向电容Cbs或Cboot充电，该结构相当于自举二极管的正向导通；当上管导通，下管关断时，控制信号使S1导通，7与GND相接；此时S端（6）由于Vs节点的电位浮动和电容Cbs的缘故，S端电位从GND上升到HV（比如600V）+Vcc（比如20V），此时P+（7）与N阱（4）构成的PN结反偏，由于N阱浓度较低，耗尽层向N阱扩展，当S端上升到某电压V1时，使JFET管沟道夹断，该JFET管关断并耐压；（V1电压可通过N阱浓度和N阱深度（薄外延厚度）来调整）；此时该结构就相当于自举二极管的反偏耐压；上述实施例只是本专利技术的较佳实施例，并不是对本专利技术技术方案的限制，只要是不经过创造性劳动即可在上述实施例的基础上实现的技术方案，均应视为落入本专利技术专利的权利保护范围内。本文档来自技高网...

【技术保护点】
一种实现自举二极管功能的集成电路结构，包含电阻、电子开关模块以及一种半导体结构，所述半导体结构的特征在于：N型高浓度衬底上设有N型轻掺杂外延层，N型轻掺杂外延层的其中一半区域内设有P型埋层，P型埋层上设有第一N阱，第一N阱上设有第一N型重掺杂，第一P型重掺杂以及第二N型重掺杂；其中第一N型重掺杂与第一P型重掺杂之间由电阻相连，第一P型重掺杂与GND之间由电子开关相连；P型埋层上还有第一P阱，第一P阱上有第二P型重掺杂。

【技术特征摘要】
1.一种实现自举二极管功能的集成电路结构，包含电阻、电子开关模块以及一种半导体结构，所述半导体结构的特征在于：N型高浓度衬底上设有N型轻掺杂外延层，N型轻掺杂外延层的其中一半区域内设有P型埋层，P型埋层上设有第一N阱，第一N阱上设有第一N型重掺杂，第一P型重掺杂以及第二N型重掺杂；其中第一N型重掺杂与第一P型重掺杂之间由电阻相连，第一P型重掺杂与GND之间由电子开关相连；P型埋层上还有第一P阱，第一P阱上有第二P型重掺杂。2.一种如权利要求1所述的集成电路结构的制造工艺，其特征在于：包括以下步骤：在N型高浓度衬底上设置N型轻掺杂外延层，N型高浓度衬底的电阻率为0.0001~0.1欧姆•厘米，N型轻掺杂外延层的电阻率为10～200欧姆•...

【专利技术属性】
技术研发人员：胡浩，宁小霖，
申请(专利权)人：南京星焱微电子科技有限公司，
类型：发明
国别省市：江苏;32