存储元件及其操作方法技术

本发明专利技术公开了一种存储元件及其操作方法。存储元件包括基底、多个字线以及多个虚拟字线。所述字线以及所述虚拟字线位于基底上。每一虚拟字线的至少一侧与字线相邻。至少一字线以及至少一虚拟字线形成一群组。所述存储元件的操作方法包括以下步骤。选择至少一群组，并对所述群组进行操作。施加第一偏压至所述群组中的字线。施加第二偏压至所述群组中的虚拟字线。

【技术实现步骤摘要】

本专利技术是有关于一种半导体元件及其操作方法，且特别是有关于一种存储元件及其操作方法。
技术介绍
一般而言，非易失性存储器(non-volatilememory)可进行多次数据的存入、读取、擦除等操作，且具有当电源供应中断时，所储存的数据不会消失的优点。因此，非易失性存储器已成为个人计算机和电子设备所广泛采用的一种存储元件，以维持电器产品开机时的正常操作。然而，随着半导体元件集成度的提升，存储元件中各个部件的尺寸也日益缩减。举例而言，当与非门闪存(NANDflashmemory)的存储单元尺寸缩减的情况下，次30纳米的浮置栅极的关键尺寸也将会受到限制。为了达到高密度以及高效能的目标，在制造半导体元件时，倾向形成向上叠层的结构，以更有效利用晶圆面积。因此，具有高深宽比(highaspectratio)的半导体结构经常出现在小尺寸元件中。然而，在制造上述高深宽比的小尺寸元件时，于光刻及刻蚀工艺上将极具挑战。举例而言，接近基底表面的导体层可能因为刻蚀不完全而与邻近的导体层相连。此现象将导致后续施加电压于元件时，产生慢速编程(slowprogram)、电荷损失(chargeloss)或电荷增加(chargegain)等问题。因此，在刻蚀工艺尚未突破的情况下，如何改善因刻蚀不完全而产生的上述电性问题，为当前所需研究的课题。
技术实现思路
本专利技术提供一种存储元件的操作方法，可改善慢速编程、电荷损失、<br>电荷增加以及字线之间相互干扰的问题。本专利技术提供一种存储元件的操作方法，可提升存储元件的栅极耦合比(gatecouplingratio，GCR)。本专利技术提供一种存储元件的操作方法。上述存储元件包括基底、多个字线以及多个虚拟字线。所述字线以及所述虚拟字线位于基底上。每一虚拟字线的至少一侧与字线相邻。至少一字线以及至少一虚拟字线形成群组。上述存储元件的操作方法包括以下步骤。选择至少一群组，并对上述群组进行操作。施加第一偏压至群组中的字线。施加第二偏压至群组中的虚拟字线。在本专利技术的一实施例中，当施加上述第一偏压至上述群组中的字线时，同时施加第二偏压至群组中的虚拟字线。在本专利技术的一实施例中，上述群组中的字线与虚拟字线的电位相同。在本专利技术的一实施例中，每一群组包括两条虚拟字线以及一个所述字线，上述虚拟字线分别位于字线的两侧。本专利技术提供一种存储元件，包括基底、多个字线以及多个虚拟字线。多个字线以及多个虚拟字线位于基底上。每一虚拟字线的至少一侧与字线相邻。至少一字线以及至少一虚拟字线形成群组。上述群组中的字线以及虚拟字线的电位相同。在本专利技术的一实施例中，每一群组包括两条虚拟字线以及一个所述字线，上述虚拟字线分别位于字线的两侧。在本专利技术的一实施例中，其中相邻的两个群组包括同一虚拟字线。在本专利技术的一实施例中，部分字线与部分虚拟字线接触。本专利技术还提供一种存储元件，包括基底以及多个字线群组。多个字线群组位于基底上。每一字线群组包括至少一字线以及至少一虚拟字线。上述虚拟字线相邻于字线。虚拟字线与字线的电位相同。在本专利技术的一实施例中，上述字线群组中的部分字线与部分虚拟字线接触。基于上述，本专利技术提供的存储元件的操作方法，通过在存储元件中形成包括至少一字线以及至少一虚拟字线的群组，并对上述群组中的字线以及虚拟字线分别施加偏压。如此一来，当上述偏压相同时，群组中的字线以及虚拟字线便具有相同的电位。因此，即使存储元件中的字线或虚拟字线因受刻蚀工艺上的限制而彼此相连，字线的最终电位也不会因为彼此有电位差而有所下降，进而改善慢速编程、电荷损失、电荷增加以及字线之间相互干扰的问题，并可进一步提升存储元件的栅极耦合比以及改善原位错误率(rawbiterrorrate，RBER)。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。附图说明图1A为依照本专利技术的一实施例所绘示的存储元件的上视示意图。图1B为依照本专利技术的另一实施例所绘示的存储元件的上视示意图。图2为沿图1A的A-A'线的剖面示意图。图3为依照本专利技术的一实施例所绘示的存储元件的操作流程的示意图。【符号说明】10：基底12、18a、18b：介电层14：电荷储存层16：虚拟层20：控制栅30：虚拟控制栅40：字线60：虚拟字线40a：存储单元60a：虚拟存储单元100a、100b：存储元件101、102、104：群组302、304、306：步骤A-A'：线D1：方向R：残留物V1、V2：电位具体实施方式图1A为依照本专利技术的一实施例所绘示的存储元件100a的上视示意图。请参照图1A，存储元件100a包括基底10以及多个群组101。基底10例如是半导体基底、半导体化合物基底或绝缘体上硅(silicononinsulator，SOI)基底。基底10可包括单层结构或多层结构。在一实施例中，基底10例如是硅基底。基底10中可具有例如是包括浅沟道隔离(shallowtrenchisolation，STI)。群组101位于基底10上。多个群组101可以是呈规则排列或不规则排列。在一实施例中，多个群组101彼此相邻且不重叠，但本专利技术不限于此。每一群组101包括至少一字线40以及至少一虚拟字线60。字线40以及虚拟字线60位于基底10上，且沿第一方向D1延伸。字线40以及虚拟字线60于基底10上的排列方式并无特别限制。任一字线40可以是介于其他两个字线40之间、介于两条虚拟字线60之间或是介于另一字线40以及任一虚拟字线60之间。同理，任一虚拟字线60可以是介于其他两条虚拟字线60之间、介于两条字线40之间或是介于另一虚拟字线60以及任一字线40之间。在本专利技术的一实施例中，每一虚拟字线60的至少一侧与字线40相邻。上述字线40以及虚拟字线60于基底10上的排列方式例如是以群组101为单位重复排列。在一实施例中，每一群组101包括一个字线40以及两条虚拟字线60。上述虚拟字线60分别位于字线40的两侧，且每一群组101中的虚拟字线60与相邻的群组101中的虚拟字线60相邻，如图1A所示。另外，每一群组101中的虚拟字线60也可以是与相邻的群组101中的字线40相邻，如以下参照图1B所述。然而，本专利技术不以此为限，在其他的实施例中，每一群组101也可本文档来自技高网...

【技术保护点】
一种存储元件的操作方法，该存储元件包括一基底、多个字线以及多个虚拟字线，这些字线以及这些虚拟字线位于该基底上，每一虚拟字线的至少一侧与所述字线相邻，其中至少一字线以及至少一虚拟字线形成一群组，该操作方法包括：选择至少一群组，并对所述群组进行一操作；施加一第一偏压至所述群组中的所述字线；以及施加一第二偏压至所述群组中的所述虚拟字线。

【技术特征摘要】
1.一种存储元件的操作方法，该存储元件包括一基底、多个字线以
及多个虚拟字线，这些字线以及这些虚拟字线位于该基底上，每一虚拟字
线的至少一侧与所述字线相邻，其中至少一字线以及至少一虚拟字线形成
一群组，该操作方法包括：
选择至少一群组，并对所述群组进行一操作；
施加一第一偏压至所述群组中的所述字线；以及
施加一第二偏压至所述群组中的所述虚拟字线。
2.根据权利要求1所述的存储元件的操作方法，其中当施加该第一
偏压至所述群组中的所述字线时，同时施加该第二偏压至所述群组中的所
述虚拟字线。
3.根据权利要求1所述的存储元件的操作方法，其中所述群组中的
所述字线与所述虚拟字线的电位相同。
4.根据权利要求1所述的存储元件的操作方法，其中每一群组包括
两个所述虚拟字线以及一个所述字线，这些虚拟字线分别位于所述字线的
两侧。
5.一种存储元件，包括：
一基底；

【专利技术属性】
技术研发人员：李亚睿，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71