封装基板构造制造技术

本实用新型专利技术公开一种封装基板构造，所述封装基板构造包含：一介电层，具有一第一表面及第二表面；一电路层，嵌埋于所述介电层内，其中所述介电层的第一表面裸露所述电路层的一外表面，所述电路层的外表面与所述介电层的第一表面平齐或低于所述第一表面；以及至少一导电柱，设置于所述介电层内，且与所述电路层电性连接。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种封装基板构造，特别是有关于一种最外层的电路内埋于介电层的封装基板构造。
技术介绍
现今，半导体封装产业为了满足各种高整合度(integration)及微型化(miniaturization)的封装需求，以供更多有源无源组件及线路连接，半导体封装基板逐渐由双层电路板演变成多层电路板(mult1-layer circuit board),以在有限的空间下运用层间连接技术(interlayer connection)以扩大半导体封装基板(substrate)上可供运用的电路布局面积，以达到高电路密度的积体电路需要，降低封装基板的厚度，以在相同基板单位面积下容纳更大量的电路及电子组件。—般多层电路封装基板主要由多个电路层(circuit layer)及多个介电层(dielectric layer)交替迭合所构成。通常电路层是由铜箔层搭配图案化光刻胶及蚀刻的工艺所制成，一般具有至少一电路及至少一连接垫；而介电层形成于电路层之间，用以保护并隔开各个电路层；通常最外层电路层会另外形成阻焊层于外层电路层上以供保护，仅裸露出所述连接垫以供后续芯片或电子组件以连接。在以现有的基板工艺制作的基板构造中，最外层的电路层通常是凸出形成在最外层介电层的外表面上，一方面会增加多层电路板的整体厚度，另一方面由于电路层凸起状的露出在介电层的表面上，在运输过程中或是后续制作过程时都较容易受外界的撞击或磨擦力而受到磨耗破坏或剥落，因而影响多层电路板的电性作用。故，有必要提供一种封装基板构造，以解决现有技术所存在的问题。
技术实现思路
有鉴于此，本技术提供一种封装基板构造，以解决现有技术所存在的最外层电路外露而造成降低电性连接性能的问题。本技术的主要目的在于提供一种封装基板构造，其可以利用将最外层电路层内埋在介电层内，以达到保护电路并确保最外层电路电性连接效能的目的。为达成本技术的前述目的，本技术一实施例提供一种封装基板构造，其中所述封装基板构造包含:一介电层、一电路层以及至少一导电柱。所述介电层具有一第一表面及第二表面。所述电路层嵌埋于所述介电层内，其中所述介电层的第一表面裸露所述电路层的一外表面，所述电路层的外表面与所述介电层的第一表面平齐或低于所述第一表面。所述导电柱设置于所述介电层内，且与所述电路层电性连接。再者，本技术另一实施例提供另一种封装基板构造，其中所述封装基板构造包含:一介电层、一电路层、至少一导电柱、一增层介电层、一增层电路层以及至少一增层导电柱。所述介电层具有一第一表面及第二表面。所述电路层嵌埋于所述介电层内，其中所述介电层的第一表面裸露所述电路层的一外表面，所述电路层的外表面与所述介电层的第一表面平齐或低于所述第一表面。所述导电柱设置于所述介电层内，且与所述电路层电性连接。所述增层介电层设置于所述介电层的第二表面。所述增层电路层位于所述增层介电层内，并电性连接所述导电柱。所述增层导电柱设置于所述增层介电层内，且与所述增层电路层电性连接。与现有技术相比较，本技术的封装基板构造，不但可保护最外层电路免于外力的撞击或磨耗作用，进而确保基板电性连接的效能，还可以使得基板构造更轻薄。附图说明图1A是本技术一实施例封装基板构造的剖面示意图。图1B是本技术一实施例封装基板构造的最外层电路层的局部放大剖面图。图2是本技术另一实施例封装基板构造的剖面示意图。图3A-3G是本技术一实施例封装基板构造的制造方法的示意图。图4是本技术另一实施例封装基板构造的剖面示意图。具体实施方式为让本技术上述目的、特征及优点更明显易懂，下文特举本技术较佳实施例，并配合附图，作详细说明如下。再者，本技术所提到的方向用语，例如「上」、「下、「顶」、「底」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」、「周围」、「中央」、「水平」、「横向」、「垂直」、「纵向」、「轴向」、「径向」、「最上层」或「最下层」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本技术，而非用以限制本技术。请参照图1A所示，揭示本技术一实施例的封装基板构造主要包含:一介电层10、一电路层11以及至少一导电柱12。所述介电层10具有一第一表面101及相对应的第二表面(未标示)。所述电路层11嵌埋于所述介电层10内，其中所述介电层10的第一表面101裸露所述电路层11的一外表面111，所述电路层11的外表面111与所述介电层10的第一表面101平齐或低于所述第一表面101。所述导电柱12设置于所述介电层10内，且与所述电路层11电性连接。请参照图1B所示，揭示本技术一实施例封装基板构造的最外层电路层11的局部放大剖面图，可以更清楚看见在本实施例中，所述电路层11的外表面111的水平面可以略低于所述介电层10的第一表面101的水平面，所述电路层11的外表面111约呈平坦的二维水平面状。这样可以达到保护所述电路层11以避免其受到外力碰撞或摩擦。请参照图2所示，本技术另一实施例的封装基板构造相似于本技术一实施例，并大致沿用相同组件名称及图号，但另一实施例的差异特征在于:所述另一实施例的封装基板构造进一步增设一增层电路构造，包含一增层介电层10’、一增层电路层11’以及至少一增层导电柱12’。所述增层介电层10’设置于所述介电层10的第二表面(上表面)。所述增层电路层11’位于所述增层介电层10’内，并电性连接所述导电柱12。所述增层导电柱12’设置于所述增层介电层10’内，且与所述增层电路层11’电性连接。上述特征的优点在于:即使增层，其最外层的电路层11仍旧嵌埋于所述介电层10内。因此，不但可保护最外层的电路层11免于受到外力破坏或摩擦力作用，并可减少基板厚度，因而进一步增加电性连接性能及基板轻薄的效果。在上述实施例中，所述介电层10的材料可为绝缘树脂材料，例如玻璃纤维层经过含浸环氧树脂(epoxy)并干燥硬化后所制成的B阶化胶片(B_stage prepreg),其利用其在高温高压中的再熔胶以及流胶特性，压合在所述电路层11，加热固化即可得到所述介电层10，所述介电层10的高度约介于30至150微米之间，但并不限于此。此外，所述电路层11是以铜箔层搭配图案化光刻胶及蚀刻的工艺形成至少一图案电路，并与所述导电柱12电性连接。所述电路层11的材质例如为铜、镍、金、银或铝等，但并不限于此本技术将于下文利用图3A至3G图逐一详细说明本技术一实施例的制作方法，其主要包含下列步骤:首先，请参照图3A所示，先提供一载板20，在所述载板20的上表面具有一薄金属层30可作种子层，以便后续工艺电镀电路层及电镀导通柱使用；接着，请参阅图3B所示，利用一图案化的第一光刻胶膜40a形成一图案化电路层11，其与所述种子层30有一接触外表面111;然后，不需移除所述第一光刻胶膜40a，请参阅图3C所示，直接再迭合一图案化的第二光刻胶膜40b形成至少一导电柱12与部分所述电路层11电性连接，此处为了简化图示，并未绘示所述第一光刻胶膜40a，但所述第二光刻胶膜40b实际上包埋了所述第一光刻胶膜40a ；之后，请参阅图3D所示，移除所述第二光刻胶膜40b ；接着，请参阅图3E所示，压本文档来自技高网...

【技术保护点】
一种封装基板构造，其特征在于：所述封装基板构造包含：一介电层，具有一第一表面及第二表面；一电路层，嵌埋于所述介电层内，其中所述介电层的第一表面裸露所述电路层的一外表面，所述电路层的外表面与所述介电层的第一表面平齐或低于所述第一表面；以及至少一导电柱，设置于所述介电层内，且与所述电路层电性连接。

【技术特征摘要】
1.一种封装基板构造，其特征在于:所述封装基板构造包含: 一介电层，具有一第一表面及第二表面； 一电路层，嵌埋于所述介电层内，其中所述介电层的第一表面裸露所述电路层的一外表面，所述电路层的外表面与所述介电层的第一表面平齐或低于所述第一表面；以及至少一导电柱，设置于所述介电层内，且与所述电路层电性连接。2.如权利要求1所述的封装基板构造，其特征在于:所述封装基板构造还包含: 一阻焊层，设置在所述介电层的第一表面上，并裸露出部分所述电路层的外表面以作为至少一连接垫。3.如权利要求1所述的封装基板构造，其特征在于:所述电路层的外表面低于所述介电层的第一表面，所述电路层的外表面呈水平状。4.如权利要求1所述的封装基板构造，其特征在于:所述导电柱为铜柱。5.如权利要求1所述的封装基板构造，其特征在于:所述封装基板构造还包含: 至少一芯片，设置在所述介电层的第一表面，具有至少一金属线或金属球与所述电路层电性连接。6.如权利要求2所述的封装基板构造，其特征在于:所述封装基板构造还包含: 至少一芯片，设置在...

【专利技术属性】
技术研发人员：罗光淋，王德峻，
申请(专利权)人：日月光半导体上海股份有限公司，
类型：新型
国别省市：上海;31