单层无芯基板制造技术

本发明专利技术提供一种电子芯片封装，其包括与插件的布线层接合的至少一个芯片，所述插件包括布线层和通孔柱层，其中所述通孔柱层被第一介电材料层包围，所述第一介电材料层包括在聚合物树脂中的玻璃纤维，其中所述电子芯片封装还包括包覆所述至少一个芯片、所述布线层和导线的第二介电材料层。本发明专利技术还提供一种制造该电子芯片封装的方法。

Single layer coreless substrate

The present invention provides an electronic chip package, which comprises at least one chip wiring layer and plug-in bonding, the plugin includes a wiring layer and hole layer, wherein the hole layer is the first layer of dielectric material surrounded by the first layer of dielectric material in polymer resin glass fiber, wherein the electronic chip package also includes coating the at least one chip, the wiring conductor layer and a second layer of dielectric material. The invention also provides a method for manufacturing the encapsulation of the electronic chip.

【技术实现步骤摘要】
单层无芯基板
本专利技术涉及电子芯片封装及其制造方法。
技术介绍
消费电子产品如计算机和电信装置包括集成电路芯片。这些电子产品需要IC基板作为芯片封装部件。IC基板需要具有高平坦度并且具有刚性和抗翘曲性以确保与下方基板的良好接触。这种支撑结构的一般要求是可靠性以及合适的电气性能、薄度、刚性、平坦性、散热性好和有竞争力的单价。已确立的相对廉价并且实现IC电路与外界通讯的常用芯片封装类型是引线框架。引线框架使用延伸至外壳之外的金属引线。引线框架技术可追溯到早期的DIP芯片，但其仍广泛用于许多封装类型。引线框架用作IC封装的“骨架”，在管芯组装为成品的过程中为管芯提供机械支撑。引线框架由管芯附着的管芯焊盘和引线构成，所述引线用作向外电连接至外界的手段。通过引线接合或通过带式自动键合，将管芯经由导线连接至引线。在引线框架与连接导线相连后，使用作为塑料保护材料的模塑料覆盖管芯或芯片。用于制造更先进多层基板的其它技术包括用于连接介电材料内的焊盘或特征结构的层。提供穿过介电材料的通孔来连接不同层中的特征结构。一种制造这种通孔的方法是钻填法，其中通常利用激光来钻孔穿过电介质，然后用导电材料例如铜来填充该孔，由此形成通孔。一种制造通孔的替代方法是利用称为“图案镀覆”的技术在光刻胶形成的图案中沉积铜或其它金属。随后移除光刻胶，并用介电材料层压直立的通孔柱，所述介电材料优选是用以增强刚性的聚合物浸渍玻璃纤维毡预浸料。在图案镀覆中，首先沉积种子层。然后在其上沉积光刻胶层，随后曝光形成图案，并且选择性移除该图案以制成暴露出种子层的沟槽。通过将铜沉积到光刻胶沟槽中来形成通孔柱。然后移除剩余的光刻胶，蚀刻掉种子层，并在其上及其周围层压通常为聚合物浸渍玻璃纤维毡的介电材料，以包围所述通孔柱。然后，可以使用各种技术和工艺来减薄所述介电材料，将其平坦化并暴露出所述通孔柱顶部以允许通过通孔柱导电连接到底平面或基准面，用于在其上构建下一金属层。可在其上通过重复该过程来沉积后续的金属导体层和通孔柱，以构建所需的多层结构。在一个替代但紧密关联的技术即下文所称的“面板镀覆”中，将连续的金属或合金层沉积到基板上。在其顶部沉积光刻胶层，并在其中显影出图案。剥除显影光刻胶的图案，选择性地暴露出其下的金属，该金属可随后被蚀刻掉。未显影的光刻胶保护其下方的金属不被蚀刻掉，并留下直立的特征结构和通孔的图案。剥除未显影光刻胶后，在所述直立的铜特征结构和/或通孔柱上及周围层压介电材料，如聚合物浸渍玻璃纤维毡。通过诸如前述的图案镀覆或面板镀覆方法创建的通孔层通常被称为“通孔柱”。可以利用类似的技术制造特征层。一种制造高密度互连的灵活技术是构建由介电基质中的金属通孔或特征结构构成的图案镀覆或面板镀覆的多层结构。所述金属可以是铜，电介质可以是纤维增强聚合物，通常使用的是具有高玻璃化转变温度（Tg）的聚合物，例如聚酰亚胺。这些互连可以是有芯的或无芯的，并可包括用于堆叠元件的空腔。它们可具有奇数或偶数层。实现技术描述在授予Amitec-AdvancedMultilayerInterconnectTechnologiesLtd.的现有专利中。例如，赫尔维茨（Hurwitz）等人的题为“高级多层无芯支撑结构及其制造方法（Advancedmultilayercorelesssupportstructuresandmethodfortheirfabrication）”的美国专利US7,682,972描述了一种制造包括在电介质中的通孔阵列的独立膜的方法，所述膜用作构建优异的电子支撑结构的前体。该方法包括以下步骤：在包围牺牲载体的电介质中制造导电通孔膜，和将所述膜与牺牲载体分离以形成独立的层压阵列。基于该独立膜的电子基板可通过将所述层压阵列减薄和平坦化，随后端接通孔来形成。该公报通过引用全文并入本文。赫尔维茨（Hurwitz）等人的题为“集成电路支撑结构及其制造方法（integratedcircuitsupportstructuresandtheirfabrication）”的美国专利US7,635,641描述了一种制造电子基板的方法，包括以下步骤：(A)选择第一基础层；(B)将蚀刻阻挡层沉积到所述第一基础层上；(C)形成交替的导电层和绝缘层的第一半堆叠体，所述导电层通过贯穿绝缘层的通孔而互连；(D)将第二基础层涂覆到所述第一半堆叠体上；(E)将光刻胶保护涂层涂覆到第二基础层上；(F)蚀刻掉所述第一基础层；(G)移除所述光刻胶保护涂层；(H)移除所述第一蚀刻阻挡层；(I)形成交替的导电层和绝缘层的第二半堆叠体，导电层通过贯穿绝缘层的通孔而互连；其中所述第二半堆叠体具有与第一半堆叠体基本对称的构造；(J)将绝缘层涂覆到交替的导电层和绝缘层的所述第二半堆叠体上；(K)移除所述第二基础层，以及，(L)通过将通孔末端暴露在所述堆叠体的外表面上并对其施加端子来端接基板。该公报通过引用全文并入本文。多层基板能够实现更高密度的互连并用于甚至更复杂的IC芯片。它们远比简单单层引线框架更为昂贵，对于许多电子应用来说，更经济的引线框架才是适合的。然而，引线框架技术存在许多局限。芯片通过引线接合连接至引线框架，连接导线越长，形成断路并导致故障的导线断裂危险就越大。此外，装在一起的导线越接近，短路的可能性就越大。介电材料内通孔柱的方法适用于多层基板，但通常因太过易损而不用于单层基板中，应当认识到翘曲和弯曲导致接触不良、不可靠和短路。本专利技术的实施方案解决了这些问题。
技术实现思路
本专利技术的实施方案涉及提供新型芯片封装解决方案。一种电子芯片封装包括与插件的布线层接合的至少一个芯片，所述插件包括布线层和通孔柱层，其中所述通孔柱层被介电材料包围，所述介电材料包括在聚合物树脂中的玻璃纤维，并且所述芯片和所述布线层嵌入在第二介电材料层中，所述第二介电材料层包覆所述芯片和所述布线层。在一些实施方案中，所述电子芯片封装还包括在所述通孔柱层的与所述布线层相反侧上的金属牺牲基底。在一些实施方案中，所述通孔柱层中的至少一个通孔柱具有非圆柱形状，其特征在于X-Y平面内的长尺寸是X-Y平面内的短尺寸的至少3倍长度。在一些实施方案中，所述插件的底面包括被所述介电材料包围的所述通孔柱的铜端部，使得所述通孔柱的铜端部与该介电材料齐平。在其它实施方案中，所述插件的底面包括被所述介电材料包围的所述通孔柱的铜端部，使得所述通孔柱的铜端部相对于该介电材料凹陷至多5微米。在其它实施方案中，所述通孔层还包括铜通孔柱和覆盖远离所述布线层的所述通孔柱的端部的阻挡金属层，使得所述插件的底面包括通孔柱端部，所述通孔柱端部包括被介电材料包围的阻挡金属，使得所述通孔柱的阻挡金属端部与该介电材料齐平。通常，所述阻挡金属层选自镍、金、锡、铅、钯、银及其组合。在一些实施方案中，所述通孔的阻挡金属层具有1微米至10微米范围的厚度。在一些实施方案中，所述至少一个芯片设置为倒装芯片，其通过凸点阵列接合至所述布线层。在一些这样的实施方案中，所述第二介电材料层是玻璃纤维增强聚合物。通常，所述至少一个芯片通过引线接合与所述布线层接合，并且所述第二介电材料层是模塑料。任选地，包围所述通孔柱的第一介电材料层包括第一聚合物树脂，包围所述布线层和所述至少一个芯片的所述第二介电材料层本文档来自技高网...

【技术保护点】
一种电子芯片封装，包括与插件的布线层接合的至少一个芯片，所述插件包括布线层和通孔柱层，其中所述通孔柱层包括嵌入在第一介电材料层中的通孔柱，所述第一介电材料层包括在聚合物树脂中的玻璃纤维，并且所述芯片和所述布线层嵌入在第二介电材料层中，所述第二介电材料层包覆所述芯片和所述布线层，使得：1)所述插件的底面包括被包围或嵌入在所述第一介电材料层中的所述通孔柱的铜端部，使得所述通孔柱的铜端部与所述第一介电材料层齐平；或2)所述插件的底面包括被包围或嵌入在所述第一介电材料层中的所述通孔柱的铜端部，使得所述通孔柱的铜端部相对于所述第一介电材料层凹陷至多5微米。

【技术特征摘要】
2012.12.13 US 13/713,5501.一种电子芯片封装，包括与插件的布线层接合的至少一个芯片，所述插件包括布线层和通孔柱层，其中所述通孔柱层包括嵌入在第一介电材料层中的通孔柱，所述第一介电材料层包括在聚合物树脂中的玻璃纤维，并且所述芯片和所述布线层嵌入在第二介电材料层中，所述第二介电材料层包覆所述芯片和所述布线层，使得：1)所述插件的底面包括被包围或嵌入在所述第一介电材料层中的所述通孔柱的铜端部，使得所述通孔柱的铜端部与所述第一介电材料层齐平；或2)所述插件的底面包括被包围或嵌入在所述第一介电材料层中的所述通孔柱的铜端部，使得所述通孔柱的铜端部相对于所述第一介电材料层凹陷至多5微米。2.如权利要求1所述的电子芯片封装，还包括在所述通孔柱层的与所述布线层相反侧上的金属牺牲基底。3.如权利要求1所述的电子芯片封装，其中所述通孔柱层中的至少一个通孔柱具有非圆柱形状，其特征在于所述至少一个通孔柱的X-Y平面内的长尺寸是X-Y平面内的短尺寸的至少3倍长度。4.如权利要求1所述的电子芯片封装，其中所述通孔层还包括铜通孔柱和覆盖远离所述布线层的所述通孔柱的端部的阻挡金属层，使得所述插件的底面包括通孔柱端部，所述通孔柱端部包括被所述第一介电材料层包围的阻挡金属层，使得所述通孔柱的端部的阻挡金属层与所述第一介电材料层齐平。5.如权利要求4所述的电子芯片封装，其中所述阻挡金属层选自镍、金、锡、铅、钯、银及其组合。6.如权利要求5所述的电子芯片封装，其中所述阻挡金属层具有1微米至10微米范围的厚度。7.如权利要求1所述的电子芯片封装，其中所述至少一个芯片设置为倒装芯片，其通过凸点阵列接合至所述布线层。8.如权利要求7所述的电子芯片封装，其中所述第二介电材料层是玻璃纤维增强聚合物。9.如权利要求7所述的电子芯片封装，其中所述至少一个芯片通过引线接合与所述布线层接合，并且所述第二介电材料层是模塑料。10.如权利要求1所述的电子芯片封装，其中包围所述通孔柱的所述第一介电材料层包括第一聚合物树脂，并且包围所述布线层和所述至少一个芯片的所述第二介电材料层包括第二聚合物树脂，其中所述第一聚合物树脂不同于所述第二聚合物树脂。11.如权利要求1所述的电子芯片封装，其中包围所述通孔柱的所述第一介电材料层包括无机填料。12.如权利要求1所述的电子芯片封装，其中包围所述通孔柱的所述第一介电材料层的聚合物树脂选自聚酰亚胺、环氧树脂、双马来酰亚胺/三嗪树脂、聚苯醚及其共混物。13.一种制造电子芯片封装的方法，包括以下步骤：(a)选择牺牲基板；(b)在所述牺牲基板上沉积蚀刻阻挡层；(c)镀覆通孔柱层；(d)用第一介电材料层压所述通孔柱层；(e)减薄和平坦化该第一介电材料层；(f)在所述通孔层上镀覆布线特征层；(g)连接至少一个芯片；(h)用第二介电材料包覆所述至少一个芯片和布线特征结构；(i)移除所述牺牲基板，和(j)移除所述蚀刻阻挡层。14.如权利要求13所述的方法，其中步骤(g)包括将所述至少一个芯片引线接合至所述布线特征结构，并且步骤(h)包括用模塑料包覆。15.如权利要求13所述的方法，其中步骤(g)包括将所述至少一个芯片利用凸点阵列倒装芯片接合至所述布线特征结构。16.如权利要求15所述的方法，其中步骤(h)包括用玻璃纤维聚合物预浸料进行包覆。17.如权利要求13所述的方法，其中所述牺牲基板包括可剥离铜基板、离型层和超薄铜箔，并且移除所述牺牲基板的步骤(i)包括剥除所述可剥离铜基板并蚀刻掉剩余的铜箔。18.如权利要求13所述的方法，还包括步骤(k)：通过移除所述蚀刻阻挡层以暴露出堆叠体外表面上的通孔端部并对所述通孔端部施加端子来端接所述基板。19.如权利要求13所述的方法，其中步骤(b)的所述蚀刻阻挡层沉积的厚度为0.1微米至数十微米范围，并且步骤(b)的所述蚀刻阻挡层：包括选自钽、钨、钛、钛-钽合金、钛-钨合金、镍、锡、铅和锡-铅合金中的金属，并且所述沉积包括溅射，或包括选自镍、锡、铅和锡/铅合金中的金属，并且所述沉积通过选自电镀和化学镀的工艺进行。20.如权利要求19所述的方法，其中镀覆通孔柱层的步骤(c)包括通过以下子步骤来图案镀覆所述通孔柱层：敷设光刻胶层；在所述光刻胶层中显影出通孔图案；在所述图案中镀铜；和剥除所述光刻胶层以留下直立的通孔。21.如权利要求19所述的方法，其...

【专利技术属性】
技术研发人员：卓尔·赫尔维茨，陈先明，黄士辅，
申请(专利权)人：珠海越亚封装基板技术股份有限公司，
类型：发明
国别省市：广东,44