一种结构，包括嵌入在聚合物基质中并被所述基质包围的至少一个芯片，并且所述结构还包括从围绕所述芯片外周的所述聚合物基质中穿过的至少一个通孔，其中所述至少一个通孔典型地暴露出两个端部，其中所述芯片被第一聚合物基质的框架所包围，所述至少一个通孔穿过所述框架；所述芯片设置为具有在下表面上的端子，使得所述芯片的下表面与所述框架的下表面共面，所述框架比所述芯片厚，并且其中所述芯片在除下表面以外的所有表面上被具有第二聚合物基质的封装材料所包围。
【技术实现步骤摘要】
【专利摘要】一种结构，包括嵌入在聚合物基质中并被所述基质包围的至少一个芯片，并且所述结构还包括从围绕所述芯片外周的所述聚合物基质中穿过的至少一个通孔，其中所述至少一个通孔典型地暴露出两个端部，其中所述芯片被第一聚合物基质的框架所包围，所述至少一个通孔穿过所述框架；所述芯片设置为具有在下表面上的端子，使得所述芯片的下表面与所述框架的下表面共面，所述框架比所述芯片厚，并且其中所述芯片在除下表面以外的所有表面上被具有第二聚合物基质的封装材料所包围。【专利说明】嵌入式芯片
本专利技术涉及芯片封装，具体地涉及嵌入式芯片。
技术介绍
在对于越来越复杂的电子元件的小型化需求越来越大的带动下，诸如计算机和电信设备等消费电子产品的集成度越来越高。这已经形成了对于如具有通过介电材料彼此电绝缘且高密度的多个导电层和通孔的IC基板和IC插件的支撑结构的需要。 这种支撑结构的总体要求是可靠性和适当的电气性能、薄度、刚度、平坦度、散热性好和有竞争力的单价。 在实现这些要求的各种途径中，一种广泛实施的形成层间互连通孔的加工技术采用了激光钻孔，所钻出的孔穿透后续布置的介电基板直到最后的金属层，用于后续填充金属，通常是铜，该金属通过镀覆技术沉积在其中。这种成孔途径有时也被称为“钻填(drill&fill) ”，由此形成的通孔可称为“钻填通孔”。 钻填通孔途径存在若干缺点。由于每个通孔要求单独钻孔，所以生产率受限并且制造精细的多通孔IC基板和插件的成本变得高昂。在大型阵列中，通过钻填方法难以生产出高密度和高品质的彼此紧密相邻且具有不同的尺寸和形状的通孔。此外，激光钻出的通孔具有穿过介电材料厚度的粗糙侧壁和内向锥度。该锥度减小了通孔的有效直径。特别是在超小通孔直径的情况下，也可能对于在先的导电金属层的电接触产生不利影响，由此导致可靠性问题。加之，在被钻的电介质是包括聚合物基质中的玻璃或陶瓷纤维的复合材料时，侧壁特别粗糙，并且这种粗糙度可能会引起附加的杂散电感。 钻出的导通孔的填充过程通常是通过铜电镀来完成的。电镀填充钻孔会导致凹坑，即在通孔端部出现小坑。或者，当通孔通道被填充超过其持有量的铜时，可能造成溢出，从而形成突出超过周围材料的半球形上表面。凹坑和溢出往往在如制造高密度基板和插件时所要求的后续上下堆叠通孔时形成困难。此外，应该认识到，大的通孔通道难以均匀填充，特别是在其位于插件或IC基板设计的同一互连层内的较小通孔附近时。 可接受的尺寸范围和可靠性正在随着时间的推移而改善。然而，上文所述的缺点是钻填技术的内在缺陷，并且预计会限制可能的通孔尺寸范围。还应该注意的是，激光钻孔是形成圆形通孔通道的最好方法。虽然理论上可以通过激光铣削制造狭缝形状的通孔通道，但是实际上可制造的几何形状范围颇为有限，并且在给定支撑结构中的通孔典型地是圆柱形的并且是基本相同的。 通过钻填制造通孔是昂贵的，并且难以利用相对具有成本效益的电镀工艺用铜来均匀和一致地填充由此形成的通孔通道。 在复合介电材料中激光钻出的通孔实际上被限制在60X 10_6m的最小直径，并且由于所涉及的烧蚀工艺的缘故以及所钻的复合材料的性质，甚至因此而遭受到显著的锥度形状以及粗糙侧壁的不利影响。 除了上文所述的激光钻孔的其它限制外，钻填技术的另一限制在于难以在同一层中形成不同直径的通孔，这是因为当钻出不同尺寸的通孔通道并随后用金属填充以制造不同尺寸通孔时，通孔通道的填充速率不同所致。因此，作为钻填技术的特征性的凹坑或溢出的典型问题进一步恶化，因为不可能对不同尺寸通孔同时优化沉积技术。 克服钻填途径的多个缺点的可选解决方案是利用又称为“图案镀覆(patternplating) ”的技术，通过在光刻胶中形成的图案内沉积铜或其它金属沉积来制造通孔。 在图案镀覆中，首先沉积种子层。然后在其上沉积光刻胶层，随后曝光形成图案，并且选择性地移除以制成暴露出种子层的沟槽。通过将铜沉积到光刻胶沟槽中来形成通孔柱。然后移除剩余的光刻胶，蚀刻掉种子层，并在其上及其周边层压通常为聚合物浸溃玻璃纤维毡的介电材料，以包围所述通孔柱。然后，可以使用各种技术和工艺来平坦化所述介电材料，移除其一部分以暴露出通孔柱的端部，从而允许由此导电接地，用于在其上构建下一金属层。可在其上通过重复该工艺来沉积后续的金属导体层和通孔柱，以构建期望的多层结构。 在一个替代性的但紧密关联的技术即下文所称的“面板镀覆(panel plating)”中，将连续的金属或合金层沉积到基板上。在基板的一个端部上沉积光刻胶层，并在其中显影出图案。剥除被显影的光刻胶图案，选择性地暴露出其下的金属，然后该金属可被蚀刻掉。未显影的光刻胶保护其下方的金属不被蚀刻掉，并留下直立的特征结构和通孔的图案。 在剥除未显影的光刻胶后，可以在直立的铜特征结构和/或通孔柱周边或上方层压介电材料，如聚合物浸溃玻璃纤维毡。在平坦化后，可通过重复该工艺在其上沉积后续的金属导体层和通孔柱，以构建期望的多层结构。 通过上述图案镀覆或面板镀覆方法形成的通孔层通常被称为铜制的“通孔柱(viapost) ”和特征结构层。 应该认识到，微电子演化的总体推动力涉及制造更小、更薄、更轻和更大功率的具有高可靠性的产品。使用厚且有芯的互连不能得到超轻薄的产品。为了在互连IC基板或“插件”中形成更高密度的结构，要求具有甚至更小连接的更多层。 如果在铜或其它合适的牺牲基板上沉积镀覆层压结构，则可以蚀刻掉基板，留下独立的无芯层压结构。可以在预先附着至牺牲基板上的侧面上沉积其它层，由此能够构建双面积层，从而最大限度地减少翘曲并有助于实现平坦化。 一种制造高密度互连的灵活技术是构建包括在电介质基质中的具有各种几何形状和形态的金属通孔或通孔柱特征结构在内的图案镀覆或面板镀覆的多层结构。金属可以是铜，电介质可以是膜聚合物或纤维增强聚合物，典型地是具有高玻璃化转变温度(Tg)的聚合物，例如，如聚酰亚胺或环氧树脂。这些互连可以是有芯的或无芯的，并可包括用于堆叠元件的空腔。它们可具有奇数或偶数层，且通孔可具有非圆形形状。实现技术描述在授予 Amitec-Advanced Multilayer Interconnect Technologies Ltd.的在先专利中。 例如，赫尔维茨(Hurwitz)等人的题为“改进型多层无芯支撑结构及其制造方法(Advanced multilayer coreless support structures and method for theirfabricat1n) ”的美国专利US 7，682，972描述了一种制造包括在电介质中的通孔阵列的独立膜的方法，所述膜用作构建优异的电子支撑结构的预成型体，该方法包括以下步骤:在包围牺牲载体的电介质中制造导电通孔膜，和将所述膜与牺牲载体分离以形成独立的层压阵列。基于该独立膜的电子基板可通过将所述层压阵列减薄和平坦化，而后对通孔进行端子化来形成。该公报通过引用全文并入本文。 赫尔维茨(Hurwitz)等人的题为“用于芯片封装的无芯空腔基板及其制造方法(Coreless cavity substrates for chip packaging and their fab本文档来自技高网...
【技术保护点】
一种结构，包括嵌入在聚合物基质中并被所述基质包围的至少一个芯片，并且所述结构还包括围绕所述芯片外周且穿过所述聚合物基质的至少一个通孔。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：卓尔·赫尔维茨，黄士辅，
申请(专利权)人：珠海越亚封装基板技术股份有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。