本发明专利技术涉及用于无芯封装和具有嵌入式互连桥的封装的双面阻焊层及其制造方法。公开了一种具有双面阻焊层的无芯封装基板。该无芯封装基板具有顶面和与顶面相对的底面，以及包括由至少一个绝缘层、至少一个通孔和至少一个导电层形成的单个堆积结构。该无芯封装基板也包括在底面上的底部多个接触焊盘，以及在顶面上的顶部多个接触焊盘。底部阻焊层处于底面上，以及顶部阻焊层处于顶面上。双面阻焊的概念被延伸至具有在较宽范围内的C4互连间距的具有内部互连桥的封装。
【技术实现步骤摘要】
本专利技术的实施例一般地涉及封装基板。更特别地，本专利技术实施例涉及无芯封装基板和具有双阻焊层的具有广泛变化的C4间距(pitch)的基板封装以及它们的制造方法。
技术介绍
无芯封装基板对于诸如集成电路管芯之类的现代电子设备来说是重要部件。无芯封装基板将集成电路管芯与电路板互连，以及帮助减少总体封装组件高度。典型地，集成电路管芯直接安装到封装基板。因此，需要封装基板是与集成电路管芯的精细触点布置(finecontact arrangements)相兼容的。近来的技术进步已经开发了与集成电路管芯的精细触点布置相兼容的封装基板。【附图说明】图1A图示了根据本专利技术实施例的无芯封装基板的横截面图。图1B图示了根据本专利技术实施例的在无芯封装基板的每个侧面具有不同宽度的接触焊盘(contact pad)的无芯封装基板的横截面图。图2图示了根据本专利技术实施例的结合了无芯封装基板的封装组件的横截面图。图3A-3I图示了根据本专利技术实施例的通过在去除临时基板之前形成底部阻焊层来形成无芯封装基板的方法的横截面图。图4A-4H图示了根据本专利技术实施例的通过在去除临时基板之后形成底部阻焊层来形成无芯封装基板的方法的横截面图。图5A-5G图示了根据本专利技术实施例的在具有嵌入式硅桥的无芯封装基板的接触焊盘上形成厚表面末道漆(surface finish)的方法的横截面图。图6图示了利用本专利技术的一个实施方式所实施的计算系统。图7图示了传统的无芯封装基板。【具体实施方式】公开了具有双阻焊层的无芯封装基板以及其制造方法。为了提供对本专利技术的彻底理解，关于具体细节来描述本专利技术的实施例。本领域普通技术人员将领会到本专利技术实施例可以在没有这些具体细节的情况下被实行。在其他实例中，并未以具体细节来描述众所周知的半导体工艺，以免不必要地使本专利技术实施例模糊不清。此外，在附图中所示的各种实施例是说明性表示并且不一定是按比例绘制的。本专利技术实施例针对具有双阻焊层的无芯封装基板及其制造方法。在本专利技术的一个实施例中，所述无芯封装基板包括堆积结构(build-up structure)以及顶部接触焊盘和底部接触焊盘。顶部接触焊盘被形成在无芯封装基板的顶面上，底部接触焊盘被形成在无芯封装基板的底面上。在实施例中，顶表面末道漆和底表面末道漆分别被形成在顶部接触焊盘和底部接触焊盘上。无芯封装基板进一步包括布置在顶面上的顶部阻焊层，以及布置在底面上的底部阻焊层。因此，无芯封装基板在顶面和底面上都具有阻焊层。顶部阻焊层和底部阻焊层通过在无芯封装基板的两面上允许有源/无源器件元件的集成来加强器件性能。此外，顶部阻焊层和底部阻焊层通过在无芯封装基板的两面上最小化焊料残渣的形成来减少焊盘到焊盘桥接(pad-to-pad bridging)的发生。进一步地，顶部阻焊层和底部阻焊层通过使不同的表面末道漆厚度能够被形成在位于无芯封装基板上的接触焊盘上来允许对表面末道漆镀层厚度的选择性调节。图7中图示了示例性传统无芯封装基板。传统的无芯封装基板700包括无芯封装基板702和单个阻焊层708。单个阻焊层708被布置在无芯封装基板702的顶面706上。传统无芯封装基板700在底面704上没有阻焊层。阻焊层708使布置在顶面706上的接触焊盘能够用窄宽度来形成以用于耦合到精细间距(fine-pitched)器件元件。因此，传统无芯封装基板700仅有一面可以与精细间距器件元件相集成。图1图示出了根据本专利技术实施例的具有双阻焊层的无芯封装基板100A。为了清楚性目的，图1A中的图示描绘了整个无芯封装基板100A的一部分的近摄图。无芯封装基板100A包括包含了绝缘层104和导电层106的交替布置的堆积结构102。导电层106可以通过通孔108穿过绝缘层104被电耦合到另一个导电层。在实施例中，堆积结构102不包含由与堆积结构102的绝缘层104和导电层106不同的材料形成的硬化核心(stiffeningcore)ο在实施例中，堆积结构102具有顶面112和与顶面112相对的底面110。顶面112可以是堆积结构102的受控塌陷芯片连接(C4)面，其与器件元件(诸如集成电路管芯)构成电连接。在实施例中，底面110可以是堆积结构102的第二级互连(SLI)面，其至少与第二级互连(诸如插入件(interposer)和印制电路板(PCB))构成电连接。无芯封装基板100A进一步包括顶部接触焊盘124和底部接触焊盘122。顶部接触焊盘124被布置在堆积结构102的顶面112上，以及底部接触焊盘122被布置在堆积结构102的底面110上。顶部接触焊盘124和底部接触焊盘122可以将无芯封装基板100A电耦合到器件元件和/或第二级互连。在实施例中，顶部接触焊盘124通过堆积结构102的导电层106和通孔108电耦合到底部接触焊盘122。在实施例中，表面末道漆被布置在顶部接触焊盘124和底部接触焊盘122的暴露表面上。表面末道漆可以使接触焊盘的暴露表面钝化以防止接触焊盘的氧化。在实施例中，顶表面末道漆120可以被布置在顶部接触焊盘124上，以及底表面末道漆118可以被布置在底部接触焊盘122上。在实施例中，顶表面末道漆120和底表面末道漆118由导电材料形成，所述导电材料基本上不干扰分别流入和流出顶部接触焊盘124和底部接触焊盘122的电信号。例如，表面末道漆120和118可以由金属(诸如镍(Ni)、钯(Pd)、金(Au)、银(Ag)以及其组合)形成。在实施例中，表面末道漆120和118由Ni层和在Ni层顶部上的PdAu层形成。根据本专利技术的实施例，无芯封装基板100A进一步包括顶部阻焊层116和底部阻焊层114。在实施例中，顶部阻焊层116被布置在顶面112上，以及底部阻焊层114被布置在底面110上。阻焊层116和114可以通过排斥基于焊料的材料以及禁止在互连结构(例如焊料凸起)的形成期间将残渣剩余在阻焊表面上来防止焊盘与焊盘桥接。禁止焊料残渣的形成允许形成窄接触焊盘以用于电耦合到具有精细间距触点布置的有源/无源元件。窄接触焊盘使得形成具有精细间距的触点布置的形成能够实现。因此，顶部阻焊层116和底部阻焊层114可以允许将精细间距触点布置分别形成在顶面112和底面110上。例如，如图1A中所描绘的，底部接触焊盘122可以包括宽接触焊盘122A和窄接触焊盘122B。宽接触焊盘122A可以用适合于与具有宽触点间距的SLI结构(诸如PCB或插入件)的互连的触点间距来形成。窄接触焊盘122B可以用适合于与器件元件(诸如集成电路管芯)的互连的触点间距来形成。间距要求可以基本上规定焊盘宽度的限度。相应地，宽焊盘122A和窄焊盘122B的宽度可以根据间距要求而变化。在实施例中，宽焊盘122A的宽度至少是窄焊盘122B的宽度的3倍。在实施例中，宽焊盘122A的宽度是从300Pm到400Mm的范围，以及窄焊盘122B的宽度是从80Mm到lOOMm的范围。在实施例中，宽焊盘122A的间距是从600Pm到800Mm的范围，以及窄焊盘122B的间距是从160Mm到200Mm的范围。顶部接触焊盘124也可以包括宽接触焊盘124A和窄接触焊盘124B，如在图1B中的示例性无芯封装基板100B中所示。为了清楚性目的，图1B中的图示描绘本文档来自技高网...
【技术保护点】
一种封装基板，包括：堆积结构，其包括至少一个绝缘层、至少一个通孔和至少一个导电层；在所述堆积结构的第一面上的第一多个接触焊盘；在所述堆积结构与所述第一面相对的第二面上的第二多个接触焊盘；在所述第一面上的第一阻焊层；以及在所述第二面上的第二阻焊层，所述第一阻焊层和第二阻焊层分别覆盖所述堆积结构的所述第一面和第二面的所有暴露表面。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：MS康查德，吴涛，MK罗伊，任纬纶，李怡，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。