具有在嵌入式管芯上捕获导电部件的高密度互连设计的封装衬底制造技术

本发明专利技术涉及具有在嵌入式管芯上捕获导电部件的高密度互连设计的封装衬底。本发明专利技术内容的实施例针对用于嵌入到封装组件中的包括电桥的互连结构的技术和结构。在一个实施例中，一种封装组件可以包括：封装衬底；电桥，嵌入到所述封装衬底中并包括电桥衬底；及互连结构，包括过孔，所述过孔穿过所述封装衬底延伸到电桥衬底的表面中，且被配置为与布置在所述电桥衬底的表面上或下方的导电部件接合。所述互连结构可被配置为在所述导电部件与安装在封装衬底上的管芯之间传送电信号。说明和/或要求了其他实施例。

【技术实现步骤摘要】
具有在嵌入式管芯上捕获导电部件的高密度互连设计的封装衬底
本公开内容的实施例总体上涉及集成电路领域，更具体地，涉及用于可以嵌入到封装组件中的电桥互连组件的技术和结构。
技术介绍
为了提高性能，中央处理单元(CPU)产品以并排或其他多芯片封装(MCP)形式越来越多地在CPU封装内集成多个管芯。这个发展，连同诸如长期存在的增大晶体管密度的趋势的其他因素一起，需要高密度管芯到管芯连接(由每层的每毫米管芯边缘的输入/输出(I/O)来度量)，以用于总体CPU性能改进。管芯到管芯连接常常通过具有相对粗略的电路布线的有机衬底来构造，这使得难以增大管芯到管芯连接的密度以匹配管芯内的小型化趋势。为了克服MCP中在逻辑单元－逻辑单元通信和/或逻辑单元－存储器通信之间的带宽限制，已经提出了嵌入式硅电桥(SiB)作为实现高密度管芯到管芯互连的手段。用于通过封装连接到嵌入式电桥管芯的一个方案可以包括使用超小互连路径(过孔)，其具有可能的最小互连间距(在相邻过孔之间的间隔)。但借助当前技术在有机封装衬底中将过孔间距缩放到所期望的尺寸是极为困难的。附图说明借助以下的具体实施方式部分连同附图会易于理解实施例。为了有助于本说明，相似的附图标记表示相似的结构要素。在附图的图示中示例性而非限制性地示出了实施例。图1示意性地示出了根据一些实施例的包括嵌入式电桥互连组件的示例性集成电路(IC)封装组件的顶视图。图2示意性地示出了根据一些实施例的图1的示例性集成电路(IC)封装组件的截面侧视图。图3－8示意性地示出了根据一些实施例的多个制造操作后的示例性IC封装组件的截面侧视图。图9示意性地示出了根据一些实施例的用于制造IC封装组件的方法的流程图。图10示意性地示出了根据一些实施例的包括IC封装组件的示例性计算设备。具体实施方式本公开内容的实施例说明了用于电桥互连组件的技术和结构，其可以嵌入到封装组件中，并被配置为通过提供高密度管芯到管芯互连而改进带宽性能。在以下说明中，将使用本领域技术人员通常使用的术语来说明示例性实现方式的多个方面，以向本领域其他技术人员传达其工作的实质。但对于本领域技术人员来说，显然，可以仅借助部分所述方面来实践本公开内容的实施例。出于解释的目的，阐述了特定数量、材料和结构，以便提供对示例性实现方式的透彻理解。但对于本领域技术人员来说，显然，可以无需这些特定细节来实践本公开内容的实施例。在其他情况下，省略或简化了公知的特征，以避免使得示例性实现方式难以理解。在以下的具体实施方式部分中，参考了构成说明书的一部分的附图，其中相似的附图标记在通篇中表示相似的部分，并且在其中通过例示的方式示出了可以实践本公开内容的主题的实施例。会理解，在不脱离本公开内容的范围的情况下，可以使用其他实施例，并可以做出结构或逻辑变化。因此，以下的具体实施方式不应理解为是限制性意义的，实施例的范围由所附权利要求及其等价物来限定。对本公开内容来说，短语“A和/或B”表示(A)、(B)或(A和B)。对本公开内容来说，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。说明可以使用基于透视的说明，例如，顶/底、内/外、上/下等。这种说明仅仅用于便于论述，而并非旨在将本文所述实施例的应用限制于任何特定方向。说明可以使用短语“在一个实施例中”或“在实施例中”，其每一个都可以指代一个或多个相同或不同实施例。而且，本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义词。本文可以使用术语“与……耦合”连同其派生词。“耦合”可以表示以下的一个或多个。“耦合”可以表示两个或更多个元件直接物理或电接触。但“耦合”也可以表示两个或更多个元件彼此间接接触，但仍彼此协作或相互作用，并可以表示一个或多个其他元件耦合或连接在被称为彼此耦合的元件之间。术语“直接耦合”可以表示两个元件直接接触。在多个实施例中，短语“在第二层上形成、沉积或布置的第一层”可以表示第一层形成、沉积或布置在第二层之上，第一层的至少一部分可以与第二层的至少一部分直接接触(例如，直接物理和/或电接触)或间接接触(例如在第一层与第二层之间具有一个或多个其他层)。本文所用的术语“模块”可以指代：是部分或包括专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共享的、专用的或组)和/或存储器(共享的、专用的或组)、组合逻辑电路、和/或提供所描述的功能的其他适合的部件。图1是根据一些实施例的示例性集成电路(IC)封装组件100的平面图，封装组件100包括嵌入式电桥互连组件(下文中称为“电桥”)120。如图1所示，封装组件100包括封装衬底110，电桥120可以嵌入到封装衬底110中。封装衬底110可以是有机衬底，例如包括被配置为通过封装组件100传送电信号的内建层(build-uplayer)。封装组件100可以进一步包括在电桥120中的位置141处的一个或多个互连结构131、在电桥120中的位置142处的一个或多个互连结构132、和在电桥120中的导电线路150、152，其将互连结构131与互连结构132彼此连接。在所示的实施例中，互连结构131可以是位于位置141的多个互连结构之一，互连结构132可以是位于位置142的多个互连结构之一。在其他实施例中可以使用比所示的更多或更少的导电线路150、152。示例性地，这些多个互连结构可以设计为增大或最大化可能的互连数量。在图1中，以虚线显示了电桥120、互连结构131、132和导电线路150、152的轮廓，虚线表明它们位于封装衬底110的顶部表面之下。将在随后的附图中示出并且将在以下进一步论述用于提供互连结构131、132的技术。封装组件100可以进一步包括在封装衬底110上或上方的管芯161和管芯162。图1示出了管芯161和管芯162，如同它们是透明的(除了其轮廓以外)，以便可以看见下面的细节。大体上，位置141是电桥120在管芯161下方的区域，位置142是电桥120在管芯162下方的区域。图2示意性地示出了根据一些实施例的参考图1的封装组件100的、沿线A和B的示例性IC封装组件200的截面侧视图。IC封装组件200可以包括封装衬底204，其具有安装在封装衬底204上的多个(例如两个或更多个)管芯210、212。在一些实施例中，封装衬底204可以是基于环氧树脂的层合衬底，具有核心和/或内建层，例如Ajinomoto内建膜(ABF)衬底。在其他实施例中，封装衬底204可以包括其他适合类型的衬底。根据各种适合的结构，包括如图所示的倒装芯片结构或者其他结构(例如引线键合等)，管芯210、212可以附接到封装衬底204。在倒装芯片结构中，可以使用诸如焊料凸起或柱体(未示出)的多种结构将管芯210、212的有源面附接到封装衬底204的表面。管芯210、212的有源面可以具有形成于其上的一个或多个晶体管器件。管芯210、212中的每一个都可以表示分立的芯片。在一些实施例中，管芯210、212可以是、包括或是部分的：处理器、存储器或专用集成电路(ASIC)。可以布置电桥(例如电桥206)以便电连接管芯210、212。在一些实施例中，可以将电桥布置在封装衬底204上的一些管芯之间，本文档来自技高网...

【技术保护点】
一种封装组件，包括：封装衬底；电桥，嵌入在所述封装衬底中，所述电桥包括电桥衬底；以及包括过孔的互连结构，所述过孔穿过所述封装衬底延伸，以便与布置在所述电桥衬底的表面上或下方的导电部件接合，其中，所述互连结构被配置为在所述导电部件与安装在所述封装衬底上的管芯之间传送电信号。

【技术特征摘要】
2013.04.25 US 13/870,8741.一种封装组件，包括：封装衬底，具有安装在所述封装衬底的表面上的管芯；电桥，嵌入在所述封装衬底中，所述电桥包括电桥衬底，其中所述电桥衬底包括第一表面和与所述第一表面相对的第二表面，其中所述第一表面被布置为相比所述第二表面更靠近所述封装衬底的所述表面，并且其中所述第一表面与所述第二表面之间的距离界定了衬底厚度；以及包括过孔的互连结构，所述过孔延伸穿过所述第一表面到所述电桥衬底中在小于所述衬底厚度的一半的深度处，以便与布置在所述电桥衬底的所述第一表面上或下方的导电部件接合，其中，以导电材料填充所述过孔以在所述过孔之上形成导电柱体，其中所述导电柱体穿过所述封装衬底的表面突出出来，并且其中所述导电柱体的直径小于所述过孔的形成在所述封装衬底的所述表面上的基部的直径，其中，所述互连结构被配置为在所述导电部件与安装在所述封装衬底的所述表面上的所述管芯之间传送电信号。2.根据权利要求1所述的封装组件，其中，所述导电部件包括所述导电材料，所述导电材料包括铜(Cu)。3.根据权利要求2所述的封装组件，其中，所述导电柱体被配置为在所述导电部件与所述管芯之间传送电信号，其中，所述管芯与所述导电柱体电耦合。4.根据权利要求1所述的封装组件，其中，所述电信号是输入/输出(I/O)信号。5.根据权利要求1所述的封装组件，其中，所述电桥衬底包括玻璃、陶瓷、或半导体材料，所述半导体材料包括硅(Si)，并且其中，所述封装衬底包括电介质材料，所述电介质材料包括氧化硅(SiO2)。6.根据权利要求1所述的封装组件，其中，所述管芯是逻辑管芯或存储器管芯。7.根据权利要求1所述的封装组件，其中，所述过孔的直径大于所述导电部件的直径。8.根据权利要求7所述的封装组件，其中，所述导电部件包括导电线路。9.根据权利要求8所述的封装组件，其中，所述电桥包括另一个互连结构，所述另一个互连结构经由所述导电线路而与所述互连结构耦合，所述导电线路布置在所述互连结构与所述另一个互连结构之间的所述电桥衬底内，以提供在所述管芯与安装在所述封装衬底的表面上的另一个管芯之间的电连接，所述另一个管芯与所述另一个互连结构电耦合。10.根据权利要求1-9中的任一项所述的封装组件，其中，使用Ajinomoto内建膜(ABF)层合将所述电桥衬底嵌入到所述封装衬底中。11.一种包括电桥衬底的装置，其中，所述电桥衬底包括第一表面和与所述第一表面相对的第二表面，其中所述第一表面被布置为相比所述第二表面更靠近封装衬底的所述表面，并且其中所述第一表面与所述第二表面之间的距离界定了衬底厚度，所述装置还包括：至少一个互连结构，包括过孔，所述过孔延伸穿过所述第一表面到所述电桥衬底中在小于所述衬底厚度的一半的深度处，以便与布置在所述电桥衬底的所述第一表面上或下方的导电部件接合，其中，以导电材料填充所述过孔以在所述过孔之上形成导电柱体，其中所述导电柱体穿过所述封装衬底的表面突出出来，并且其中所述导电柱体的直径小于所述过孔的形成在所述封装衬底的所述表面上的基部的直径，其中，所述互连结构被配置为在所述导电部件与安装在所述封装衬底的所述表面上的管芯之间传送电信号。12.根据权利要求11所述的装置，其中，所述导电柱体从导电元件的末端延伸，所述末端与接合所述导电部件的另一个末端相反，所述导电柱体被配置为与所述管芯电耦合。13.根据权利要求11所述的装置，其中，所述电信号是输入/输出(I/O)信号。14.根据权利要求11所述的装置，其中，所述电桥衬底包括玻璃、陶瓷或半导体材料。15.根据权利要求11所述的装置，其中，所述导电元件与所述导电部件包括导电材料，所述导电材料包括铜(Cu)，其中，所述导电部件包括导电线路。16.根据权利要求11所述的装置，进一...

【专利技术属性】
技术研发人员：C·张，S·M·洛茨，I·A·萨拉马，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US