一种芯片堆叠封装结构和电子设备制造技术

本发明专利技术实施例公开一种芯片堆叠封装结构和电子设备，所述芯片堆叠封装结构包括第一芯片和第二芯片，所述第二芯片与所述第一芯片堆叠设置，所述第二芯片包括封装层和第一布线层，所述封装层包括至少两个晶粒和用于固定所述至少两个晶粒的固定部，所述固定部上开设有多个通孔，所述多个通孔的一部分通孔设置于所述至少两个晶粒外围，所述多个通孔的另一部分通孔设置于所述至少两个晶粒之间；第一布线层，电性连接所述至少两个晶粒；所述封装层位于所述第一布线层和所述第一芯片之间，所述多个通孔内设置有导电材料，通过所述导电材料电性连接所述第一布线层和所述第一芯片，使得所述第一芯片和所述至少两个晶粒中的至少一个晶粒之间能够电性连接。

【技术实现步骤摘要】
一种芯片堆叠封装结构和电子设备
本专利技术涉及电子
，尤其涉及一种芯片堆叠封装结构和电子设备。
技术介绍
随着半导体产业的发展，对半导体芯片的集成度与小型化要求越来越高。为满足 半导体芯片的集成度与小型化的要求，封装技术亦不断精进，各种不同的堆叠封装技术也 陆续被开发，并且越显得重要。 常见封装技术包括打线键合（Wire bonding)封装、覆晶键合（Flip-chip bonding)封装以及由此衍生出的层叠封装（Package On Package)、娃通孔（Through Silicon Via, TSV)封装、扇出型晶圆级封装（Fan Out Wafer Level Package，F0WLP)等。 现有的扇出型晶圆级封装的上芯片和下芯片是通过在下芯片的封装体外围开设 通道，通过将下芯片上的晶粒的输入输出走线向四面扇出到外围的通孔，通过通孔内填入 导电材料，从而实现上芯片和下芯片之间在堆叠方向上的互连。 现有技术中，下芯片内封装的晶粒可以为一个、两个、三个等多个。通孔开设于所 述下芯片的封装体外围，晶粒上需要与上芯片连接的输入输出走线向四周扇出到封装体的 外围通孔，通过通孔电性连接上芯片。 因此，在所述下芯片的晶粒为两个或者两个以上时，一个晶粒（尤其该晶粒的输 入输出走线较多时）上需要与上芯片连接的输入输出导线会占用布线层中的大部分布线 空间资源，会影响下芯片的晶粒与晶粒之间的互连走线以及在布线层中的其它走线，从而 造成走线困难或者增加布线层的层数。
技术实现思路
本专利技术实施例提供一种芯片堆叠封装结构和电子设备，解决了现有技术中通孔开 设于封装体的外围导致的走线困难问题。 本专利技术实施例第一方面提供一种芯片堆叠封装结构，所述芯片堆叠封装结构包括 第一芯片和第二芯片，所述第二芯片与所述第一芯片堆叠设置，所述第二芯片包括封装层 和第一布线层，所述封装层包括至少两个晶粒和用于固定所述至少两个晶粒的固定部，所 述固定部上开设有多个通孔，所述多个通孔的一部分通孔设置于所述至少两个晶粒外围， 所述多个通孔的另一部分通孔设置于所述至少两个晶粒之间；所述第一布线层电性连接所 述至少两个晶粒；其中，所述封装层位于所述第一布线层和所述第一芯片之间，所述多个通 孔内设置有导电材料，通过所述导电材料电性连接所述第一布线层和所述第一芯片，使得 所述第一芯片和所述至少两个晶粒中的至少一个晶粒之间能够电性连接。 在第一方面第一种可能的实现方式中，所述固定部具体为用于封装所述至少两个 晶粒的封装部。 在第一方面第二种可能的实现方式中，所述固定部包括封装部和至少一个通孔模 组，所述至少一个通孔模组上开设有所述多个通孔，所述封装部用于封装所述至少一个通 孔模组和所述至少两个晶粒。 结合第一方面的第二种可能的实现方式，在第一方面第三种可能的实现方式中， 所述至少一个通孔模组具体为印制电路板块或者硅通孔模组。 结合第一方面、第一方面的第一种到第三种任一可能的实现方式，在第一方面第 四种可能的实现方式中，所述第二芯片还包括第二布线层，所述第二布线层设置于所述封 装层和所述第一芯片之间，所述第二布线层电性连接所述第一芯片和所述导电材料。 结合第一方面、第一方面的第一种到第四种任一可能的实现方式，在第一方面第 五种可能的实现方式中，所述第一芯片为存储芯片、硅晶粒、覆晶封装结构、或被动元件。 结合第一方面、第一方面的第一种到第五种任一可能的实现方式，在第一方面第 六种可能的实现方式中，所述第一芯片具有与第二芯片相同的结构。 结合第一方面、第一方面的第一种到第六种任一可能的实现方式，在第一方面第 七种可能的实现方式中，所述第一芯片和所述至少两个晶粒中的每个晶粒通过所述多个通 孔中至少两个通孔内设置的所述导电材料电性连接。 本专利技术实施例第二方面提供一种电子设备，所述电子设备包括电路板和设置于所 述电路板上的芯片堆叠封装结构，所述第二芯片位于所述第一芯片和所述电路板之间。 在第二方面第一种可能的实现方式中，所述电子设备还包括设置于所述电路板和 所述第二芯片之间并电性连接所述电路板和所述第二芯片的基板。 本专利技术实施例有益效果如下： 本申请通过在所述第二芯片的至少两个晶粒之间增加通孔，从而使得晶粒上向四 周扇出输入输出走线可以直接通过该晶粒周围的通孔电性连接上芯片，从而减小占用布线 层中的布线空间资源，提高布线空间的资源利用率，而且还会减小所述晶粒与第一芯片之 间的走线长度，降低信号的负载，提高信号的性能，解决了现有技术中在所述下芯片的晶粒 为两个或者两个以上时，一个晶粒（尤其该晶粒的输入输出走线较多时）上需要与上芯片 连接的输入输出导线会占用布线层中的大部分布线空间资源，会影响下芯片的晶粒与晶粒 之间的互连走线以及在布线层中的其它走线，从而造成走线困难或者增加布线层的层数的 技术问题。 【附图说明】 为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例描述 中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些 实施例。 图1为本申请一较佳实施例提供的芯片堆叠封装结构的结构示意图； 图2为图1中芯片堆叠封装结构的第二芯片的仰视图； 图3为本申请另一较佳实施例提供的芯片堆叠封装结构的结构示意图； 图4为本申请又一较佳实施例提供的芯片堆叠封装结构的结构示意图； 图5为本申请一较佳实施例提供的电子设备的结构示意图； 图6为本申请另一较佳实施例提供的电子设备的结构示意图。 【具体实施方式】 为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的 附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是 本专利技术一部分的实施例，而不是全部的实施例。 实施例一 如图1所示，为本申请一较佳实施例提供的芯片堆叠封装结构100的结构示意图。 所述芯片堆叠封装结构100包括第一芯片10和第二芯片20。 所述第一芯片10可以为存储芯片（Memory)、娃晶粒（Silicon Die)、覆晶封装结构 (Flip Chip Package)、被动元件（Passive Device)等，也可以为集成单颗或多颗晶粒（Die) 的扇出型晶圆级封装。所述第一芯片10上设置有焊球11，所述第一芯片10可以通过焊 球11与其它电子元件电性连接。焊球11可以为钎料球（Solder Ball)、钎料凸点（Solder Bump)或铜柱（Cu Pillar)。 同时参阅图2,所述第二芯片20与所述第一芯片10堆叠设置，并相互固定。所述第 二芯片20与所述第一芯片10的结构相同，也可以与第一芯片10的结构不相同。所述第二 芯片20和第一芯片10可以采用热风重烙（Mass Reflow)或热压键合（Thermo Compression Bonding)的方法焊接在一起，之间可以根据需要选择是否填充底部填充胶（Underfill)来 增强结构的强度和可靠性。所述第二芯片20包括封装层21和第一布线层22。 所述封装层21包括至少两个晶粒211和本文档来自技高网...

【技术保护点】
一种芯片堆叠封装结构，其特征在于，所述芯片堆叠封装结构包括：第一芯片；第二芯片，与所述第一芯片堆叠设置，所述第二芯片包括：封装层，所述封装层包括至少两个晶粒和用于固定所述至少两个晶粒的固定部，所述固定部上开设有多个通孔，所述多个通孔的一部分通孔设置于所述至少两个晶粒外围，所述多个通孔的另一部分通孔设置于所述至少两个晶粒之间；和第一布线层，电性连接所述至少两个晶粒；其中，所述封装层位于所述第一布线层和所述第一芯片之间，所述多个通孔内设置有导电材料，通过所述导电材料电性连接所述第一布线层和所述第一芯片，使得所述第一芯片和所述至少两个晶粒中的至少一个晶粒之间能够电性连接。

【技术特征摘要】
1. 一种芯片堆叠封装结构，其特征在于，所述芯片堆叠封装结构包括： 第一芯片； 第二芯片，与所述第一芯片堆叠设置，所述第二芯片包括： 封装层，所述封装层包括至少两个晶粒和用于固定所述至少两个晶粒的固定部，所述 固定部上开设有多个通孔，所述多个通孔的一部分通孔设置于所述至少两个晶粒外围，所 述多个通孔的另一部分通孔设置于所述至少两个晶粒之间；和 第一布线层，电性连接所述至少两个晶粒； 其中，所述封装层位于所述第一布线层和所述第一芯片之间，所述多个通孔内设置有 导电材料，通过所述导电材料电性连接所述第一布线层和所述第一芯片，使得所述第一芯 片和所述至少两个晶粒中的至少一个晶粒之间能够电性连接。2. 如权利要求1所述的芯片堆叠封装结构，其特征在于，所述固定部具体为用于封装 所述至少两个晶粒的封装部。3. 如权利要求1所述的芯片堆叠封装结构，其特征在于，所述固定部包括封装部和至 少一个通孔模组，所述至少一个通孔模组上开设有所述多个通孔，所述封装部用于封装所 述至少一个通孔模组和所述至少两个晶粒。4. 如权利要求3所述的芯片堆叠封装结构，其特征在于，所述至少一个通孔模组具体...

【专利技术属性】
技术研发人员：符会利，张晓东，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44