MOS器件形成方法技术

一种MOS器件形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有包括侧墙的栅极结构；以所述栅极结构为掩膜，向栅极结构两侧的半导体衬底注入掺杂离子，形成源、漏极；向源、漏极表面通入氧气等离子体，在源、漏极表面形成阻挡氧化层；形成所述阻挡氧化层后，进行退火处理以激活掺杂离子；形成覆盖所述阻挡氧化层和栅极结构的绝缘介质层；在所述绝缘介质层表面形成具有开口的掩膜层，所述开口的位置与源、漏极的位置相对应；沿所述开口去除所述绝缘介质层，直至暴露所述阻挡氧化层；去除所暴露的阻挡氧化层，形成暴露源、漏极以及部分侧墙的通孔；形成填充满所述通孔的导电插塞。本发明专利技术提供的方法提高了MOS器件的性能和生产效率。

【技术实现步骤摘要】

本专利技术涉及半导体领域，特别涉及MOS器件形成方法。
技术介绍
在半导体制造工艺中，经常需要形成MOS器件。一般地，制造MOS器件的步骤包括首先在半导体衬底上形成栅氧层和多晶硅层，然后依次刻蚀所述多晶硅层和栅氧层直至暴露所述半导体衬底形成栅极；接着，以所形成的栅极为掩膜向半导体衬底注入掺杂离子，形成浅掺杂源、漏极；再形成覆盖所述栅极的侧壁的侧墙，并以所述侧墙和栅极为掩膜向半导体衬底注入掺杂离子，形成源、漏极；接着对半导体衬底进行快速热退火(RTA，rapid thermal anneal)，以激活源、漏极的掺杂离子。在公开号为US20040140569的美国专利中详细介绍了一种MOS器件的形成方法。但是在所述RTA过程中，源、漏极的掺杂离子会四处扩散，一部分掺杂离子会脱离源、漏极，聚集在半导体衬底表面之上，从而引起源、漏极电阻值发生偏移。为了避免源、漏极电阻值发生偏移，在实际工艺中，会在形成源、漏极之后，在半导体衬底表面形成一层阻挡氧化层，以防止源、漏极的掺杂离子扩散到半导体衬底表面之上。为了防止所述阻挡氧化层增加导电插塞与半导体衬底之间的电阻，在后续形成导电插塞的步骤中，采用刻蚀工艺去除所述阻挡氧化层。随着半导体器件的小型化，MOS器件的密度越来越大，所以在很多情况下，导电插塞的一部分直接形成在栅极结构的侧墙20的表面。请参考图1和图2，现有的形成导电插塞的方法是，先通过刻蚀工艺形成暴露阻挡氧化层30的第一通孔10 ；再去除所述第一通孔 10底部的阻挡氧化层30，以形成用于形成导电插塞的第二通孔40。因为第一通孔10同时暴露部分侧墙20，所以在去除所述阻挡氧化层30的步骤中，会损伤到侧墙20，从而影响半导体器件的性能。
技术实现思路
本专利技术解决的问题是提供一种MOS器件形成方法，以解决现有MOS器件形成方法在去除阻挡氧化层的步骤中容易损伤侧墙的问题。为解决上述问题，本专利技术提供一种MOS器件形成方法，包括提供半导体衬底，所述半导体衬底表面形成有栅极结构，所述栅极结构包括侧墙；以所述栅极结构为掩膜，向栅极结构两侧的半导体衬底注入掺杂离子，形成源、漏极；向源、漏极表面通入氧气等离子体，在源、漏极表面形成阻挡氧化层，然后进行退火处理，所述退火处理激活源、漏区的掺杂离子；形成覆盖所述阻挡氧化层和栅极结构的绝缘介质层；在所述绝缘介质层表面形成具有开口的掩膜层，所述开口的位置与源、漏极的位置相对应；沿所述开口去除所述绝缘介质层，直至暴露所述阻挡氧化层；去除所暴露的阻挡氧化层，形成暴露源、漏极的通孔，所述通孔还暴露部分侧墙；形成填充满所述通孔的导电插塞。可选地，形成所述阻挡氧化层的工艺条件为 压强是8-16mtorr，氧气等离子体的流量是80_120sccm，电压是负200-负230V，沉积时间 25-40 秒。可选地，所形成的阻挡氧化层的厚度是40-50埃。可选地，采用干法刻蚀的方法去除所述阻挡氧化层。可选地，所述绝缘介质层的材料是高浓度含磷的硅玻璃。可选地，所述栅极结构还包括栅极且所述侧墙形成在栅极两侧。可选地，形成导电插塞的步骤包括在通孔底部形成金属硅化物层，所述金属硅化物层的金属材料是钛。与现有技术相比，本专利技术的技术方案具有以下优点先向所述源、漏极表面通入氧气等离子体，所述氧气等离子体与半导体衬底材料发生反应，在源、漏极表面形成阻挡氧化层，所形成的阻挡氧化层的厚度小，所以在后续工艺中容易去除，并且不容易损伤侧墙，因此通过本专利技术的技术方案提高了工艺效率，以及所形成的器件的性能；进一步，本专利技术的技术方案在形成阻挡氧化层后进行退火激活源、漏极的掺杂离子，在退火过程中，所述阻挡氧化层阻挡源、漏极的掺杂离子扩散到半导体衬底表面，从而使得源、漏极的电阻值稳定。附图说明图1和图2是现有MOS器件形成过程的剖面结构示意图；图3是本专利技术的实施例所提供的MOS器件形成方法的流程示意图；图4至图6，图8至图12是本专利技术的实施例所提供的MOS器件形成过程的剖面结构示意图；图7是在硅衬底表面生长得到的氧化层的厚度与测量位置的关系示意图。 具体实施例方式由
技术介绍
可知，随着器件小型化的发展，在去除源、漏极表面用于形成导电插塞的通孔底部的阻挡氧化层的步骤中，会损伤到侧墙，从而影响半导体器件的性能。专利技术人针对上述问题进行研究，发现现有技术中，一般是采用化学气相沉积工艺形成所述阻挡氧化层，所形成的阻挡氧化层的厚度一般是在300-400埃的范围，所以在去除的时候比较难，会损伤到侧墙。专利技术人由此想到减小所形成的阻挡氧化层的厚度，就可以降低后续工艺中需要去除的阻挡氧化层的厚度，相对容易去除，从而可以避免对侧墙造成损伤。但是经过尝试发现，采用化学气相沉积工艺难以形成厚度小于300埃，并且比较均勻的阻挡氧化层。专利技术人经过进一步研究，在本专利技术中提供一种MOS器件形成方法。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和实施例对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。图3是本专利技术的实施例所提供的MOS器件形成方法的流程示意图，包括步骤S101，提供半导体衬底，所述半导体衬底表面形成有栅极结构，所述栅极结构包括侧墙；步骤S102，以所述栅极结构为掩膜，向栅极结构两侧的半导体衬底注入掺杂离子， 形成源、漏极；步骤S103，向源、漏极表面通入氧气等离子体，在源、漏极表面形成阻挡氧化层；步骤S104，形成所述阻挡氧化层后，进行退火处理，所述退火处理激活源、漏极的掺杂离子；步骤S105，形成覆盖所述阻挡氧化层和栅极结构的绝缘介质层；步骤S106，在所述绝缘介质层表面形成具有开口的掩膜层，所述开口的位置与源、 漏极的位置相对应；步骤S107，沿所述开口去除所述绝缘介质层，直至暴露所述阻挡氧化层；步骤S108，去除所暴露的阻挡氧化层，形成暴露源、漏极的通孔，所述通孔还暴露部分侧墙；步骤S109，形成填充满所述通孔的导电插塞。图4至图6，以及图8至图12是本专利技术的实施例所提供的MOS器件形成过程的剖面结构示意图。参考图4，提供半导体衬底100，所述半导体衬底100表面形成有栅极结构，所述栅极结构包括栅极，以及位于栅极两侧的侧墙130 ；所述半导体衬底100可以是一切支持形成MOS器件的半导体衬底。本实施例中， 所述半导体衬底100是硅衬底或者SOI衬底。本实施例中，所述栅极包括依次形成在半导体衬底100表面的栅介质层110和栅电极层120，侧墙130覆盖所述栅极两侧的侧壁。所述栅介质层110的材料是二氧化硅或者高K材料，所述栅电极层120的材料是多晶硅或者金属材料。作为一个实施例，在形成所述栅极后，以所述栅极为掩膜，向半导体衬底100注入掺杂离子，形成浅掺杂区；然后在所述栅极两侧形成侧墙130。参考图5，以所述栅极结构为掩膜，向栅极结构两侧的半导体衬底100注入掺杂离子，形成源、漏极140。在本实施例中以形成PMOS晶体管为例，对本专利技术进行示意性说明。本实施例中，向所述半导体衬底100注入P型掺杂离子，比如硼离子。注入P型离子的能量、剂量以及角度可以根据工艺需要进行设置，在本实施例中不再详述。参考图本文档来自技高网...

【技术保护点】
１．一种ＭＯＳ器件形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有栅极结构，所述栅极结构包括侧墙；以所述栅极结构为掩膜，向栅极结构两侧的半导体衬底注入掺杂离子，形成源、漏极；其特征在于，还包括：向源、漏极表面通入氧气等离子体，在源、漏极表面形成阻挡氧化层，然后进行退火处理，所述退火处理激活源、漏区的掺杂离子；形成覆盖所述阻挡氧化层和栅极结构的绝缘介质层；在所述绝缘介质层表面形成具有开口的掩膜层，所述开口的位置与源、漏极的位置相对应；沿所述开口去除所述绝缘介质层，直至暴露所述阻挡氧化层；去除所暴露的阻挡氧化层，形成暴露源、漏极的通孔，所述通孔还暴露部分侧墙；形成填充满所述通孔的导电插塞。

【技术特征摘要】

【专利技术属性】
技术研发人员：时廷，肖海波，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31