存储器及其形成方法技术

一种存储器形成方法，包括：提供半导体衬底，所述半导体衬底表面依次形成有第一介质层和第一多晶硅层；依次刻蚀所述第一多晶硅层、第一介质层、半导体衬底，形成第一凹槽，所述第一凹槽将半导体衬底分为存储区域和电容器区域；形成填充满所述第一凹槽的第一隔离结构；在所述第一多晶硅层表面依次形成第二介质层和第二多晶硅层；刻蚀所述第二多晶硅层，形成暴露第二介质层的第一开口，所述第一开口的位置与部分第一隔离结构及部分电容器区域对应；在所述存储区域形成存储单元。本发明专利技术还提供相应的存储器，利用本发明专利技术可以降低工艺的复杂性，实现低成本制造。

【技术实现步骤摘要】

本专利技术涉及半导体领域，特别涉及。
技术介绍
现有存储器(比如闪存)一般还包括多晶硅-多晶硅-衬底(PPS， poly-poly-substrate)电容器，所述PPS电容器的三个电极分别为控制栅多晶硅、浮栅多晶硅以及半导体衬底，因为所述PPS电容器的电容值是以控制栅多晶硅和浮栅多晶硅为两个电极的电容器的电容值，以及以浮栅多晶硅和半导体衬底为两个电极的电容器的电容值之和，所以所述PPS电容器的电容值比较大。目前，存储器的形成方法包括如图1所示，提供半导体衬底100，所述半导体衬底100包括存储器区域A、电容器区域B，以及隔离相邻存储区域A与电容器区域B的隔离结构20 ；在所述半导体衬底100表面依次形成隧穿氧化层110和浮栅多晶硅层120。如图 2所示，在所述浮栅多晶硅层120表面形成具有开口的掩膜层(未示出)；沿所述开口依次刻蚀所述浮栅多晶硅层120和隧穿氧化层110，直至暴露所述隔离结构20。如图3所示，暴露所述隔离结构20后，在所述隔离结构20表面和剩余的浮栅多晶硅层120表面依次形成控制栅氧化层130和控制栅多晶硅层140。如图4所示，在控制栅多晶硅层140表面形成含有开口 30的掩膜层150，所述开口 30位于电容器区域B，所述开口 30的位置对应于后续与浮栅多晶硅层120连接的第一导电插塞的位置，沿所述开口 30依次刻蚀控制栅多晶硅层 140和控制栅氧化层130，直至暴露所述浮栅多晶硅层120，形成第一通孔。如图5所示，在所述控制栅多晶硅层140表面形成含有开口的掩膜层160，所述开口的位置对应于后续与位于电容器区域B的半导体衬底连接的第二导电插塞的位置，沿所述开口依次刻蚀控制栅多晶硅层140、控制栅氧化层130、浮栅多晶硅层120、浮栅氧化层110，直至暴露半导体衬底 100 ；在电容器区域B形成第一导电插塞和第二导电插塞；在存储区域A形成存储单元(未示出)。但是上述方法工艺复杂，而且需要额外增加光罩掩模和相应的工艺流程来形成 PPS电容器，这样既增加了工艺制造成本，也不利于提高生产效率。
技术实现思路
本专利技术解决的问题是提供一种，以解决现有存储器形成方法工艺复杂，生产成本高，不利于提高效率的问题。为解决上述问题，本专利技术提供了一种存储器形成方法，包括提供半导体衬底，所述半导体衬底表面依次形成有第一介质层和第一多晶硅层；依次刻蚀所述第一多晶硅层、第一介质层、半导体衬底，形成第一凹槽，所述第一凹槽将半导体衬底分为存储区域和电容器区域；形成填充满所述第一凹槽的第一隔离结构；在所述第一多晶硅层表面依次形成第二介质层和第二多晶硅层；刻蚀所述第二多晶硅层，形成暴露第二介质层的第一开口，所述第一开口的位置与部分第一隔离结构及部分电容器区域对应；在所述存储区域形成存储单元。可选地，所述电容器区域包括靠近所述第一隔离结构内边缘和远离所述第一隔离结构的外边缘，在所述存储区域形成存储单元的步骤还包括在电容器区域的外边缘形成暴露所述半导体衬底的第二通孔。可选地，所述第一介质层的材料是二氧化硅，厚度是80-120埃。可选地，所述第一多晶硅层的厚度是200-600埃。可选地，所述第二介质层是多层堆叠结构，包括依次形成的二氧化硅层、氮化硅层、二氧化硅层，所述第二介质层的厚度是80-150埃。可选地，所述第二介质层的材料是二氧化硅，厚度是80-150埃。可选地，所述第二多晶硅层的厚度是500-1000埃。相应地，本专利技术还提供通过上述方法中任意一项所形成的存储器，包括半导体衬底，所述半导体衬底包括存储区域、电容器区域、以及隔离相邻存储区域和电容器区域的隔离结构，其中，所述存储区域表面形成有存储单元，所述电容器区域表面依次形成有第一介质层、第一多晶硅层、第二介质层、第二多晶硅层；所述隔离结构位于半导体衬底和第一多晶娃层内ο与现有技术相比，本专利技术的技术方案具有以下优点先在半导体衬底表面形成第一介质层和第一多晶硅层，然后形成定义存储区域和电容器区域的第一凹槽，以及填充满所述第一凹槽的第一隔离结构，从而在定义存储区域和电容器区域的同时，将第一多晶硅层断开为位于存储区域的部分和位于电容器区域部分。在刻蚀第一多晶硅层形成电容器区域第一多晶硅电极的时候，同时刻蚀形成隔离沟槽，由于采用了一步光刻和刻蚀工艺同时形成电极及隔离沟槽，简化了工艺步骤，降低了工艺成本。附图说明图1至图5是现有工艺形成存储器的过程的剖面结构示意图；图6是本专利技术的实施例所提供的存储器形成方法的流程示意图；图7至图17是本专利技术的实施例所提供的形成存储器的过程的剖面结构示意图；图18是本专利技术的实施例所提供的存储器形成方法中PPS电容器的设计版图。具体实施例方式由
技术介绍
可知，现有的存储器形成方法中，在形成隔离结构分隔存储区和电容区时需要用到一次光罩，进行光刻和刻蚀工艺；在形成PPS电容器的第一多晶硅电极时，需要额外的光罩，增加了光刻和刻蚀流程和成本，不利于提高生产效率。专利技术人经过进一步研究，提供一种存储器形成方法，在形成隔离结构的过程中，同时形成PPS电容器的第一多晶硅电极，无需增加额外的工艺流程，工艺简单，生产效率高。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和实施例对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。图6是本专利技术的实施例所提供的存储器形成方法的流程示意图，包括步骤S101，提供半导体衬底，所述半导体衬底表面依次形成有第一介质层和第一多晶娃层；步骤S102，依次刻蚀所述第一多晶硅层、第一介质层、半导体衬底，形成第一凹槽， 所述第一凹槽将半导体衬底分为存储区域和电容器区域；步骤S103，形成填充满所述第一凹槽的第一隔离结构；步骤S104，在所述第一多晶硅层表面依次形成第二介质层和第二多晶硅层； 步骤S105，刻蚀所述第二多晶硅层，形成暴露第二介质层的第一开口，所述第一开口的位置与部分第一隔离结构及部分电容器区域对应；(图6中该步骤第二行以逗号开头， 最好调整一下)步骤S106，在所述存储区域形成存储单元。图7至图18是本专利技术的实施例所提供的形成存储器的过程的剖面结构示意图。参考图7，提供半导体衬底200，所述半导体衬底200表面依次形成有第一介质层 210和第一多晶硅层220。在本实施例中，具体的形成第一介质层210和第一多晶硅层220的步骤为先在所述半导体衬底200内形成掺杂阱；用化学气相沉积方法在所述掺杂阱表面形成第一介质层 210 ；用化学气相沉积方法在第一介质层210表面形成第一多晶硅层220。所述半导体衬底200用作后续工艺中形成存储器的平台，所述存储器包括存储单元和电容器单元。本实施例中，所述半导体衬底200可以是硅衬底、SOI衬底。本实施例中，所述第一介质层210的材料是二氧化硅，厚度是80-120埃，优选的厚度是80-100埃，更优选的厚度是90埃。所述第一介质层210在存储区域的作用是在后续工艺中作为存储单元的隧穿氧化层，所以所述第一介质层210厚度过大会使存储单元的工作电压过大，所述第一介质层 210的厚度过小则容易被击穿；在电容器区域，所述第一介质层210用于隔离半本文档来自技高网...

【技术保护点】
１．一种存储器的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底表面依次形成有第一介质层和第一多晶硅层；依次刻蚀所述第一多晶硅层、第一介质层、半导体衬底，形成第一凹槽，所述第一凹槽将半导体衬底分为存储区域和电容器区域；形成填充满所述第一凹槽的第一隔离结构；在所述第一多晶硅层表面依次形成第二介质层和第二多晶硅层；刻蚀所述第二多晶硅层，形成暴露第二介质层的第一开口，所述第一开口的位置与部分第一隔离结构及部分电容器区域对应；在所述存储区域形成存储单元。

【技术特征摘要】

【专利技术属性】
技术研发人员：曹子贵，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31