利用选择性外延提升SONOS闪存器件可靠性的方法技术

本发明专利技术公开了一种利用选择性外延提升SONOS闪存器件可靠性的方法，包括如下步骤：第一步，采用选择性外延工艺在硅衬底上生长外延掺杂层；第二步，在外延掺杂层上生长隧穿氧化层；第三步，在隧穿氧化层上生长氮氧化硅陷阱层，并同时用N2O对其进行原位掺杂，形成氮氧化硅混合物，作为存储电荷的介质；第四步，在氮氧化硅陷阱层上生长高温热氧化层。该方法利用选择性外延掺杂生长来代替离子注入对擦写电压进行调节，从而避免对硅表面的损伤，从而使SONOS闪存器件的可靠性寿命得到提高。

【技术实现步骤摘要】

本专利技术属于半导体集成电路制造领域，涉及一种SONOS闪存器件的制造工艺方 法，尤其涉及一种利用选择性外延提升SONOS闪存器件可靠性的方法。
技术介绍
SONOS闪存器件(以氮化硅作为电荷存储介质的闪存器件)，因为具备良好的等比 例缩小特性和抗辐照特性而成为目前主要的闪存类型之一。SONOS闪存器件在应用上也面 临着许多问题。其中可靠性相关的问题主要有两个一是Endurance (耐久)特性，就是衡 量SONOS器件在多次编程/擦除之后，器件特性方面的退化。二是Data Retention (数据 保持)特性，就是SONOS器件的数据保存能力。由于现有SONOS闪存器件的擦写电压的调 节主要利用离子注入来完成，因此对硅表面有一定的损伤使硅与隧穿氧化层界面的缺陷增 多。SONOS闪存器件由于需要对插写电压进行调节以获得最大的工艺窗口，因此通常需要对 沟道进行离子注入掺杂。然而，离子注入会对硅表面产生损伤，由此使SONOS的隧穿氧化层 与硅的界面生成较多的缺陷，最终直接减少了器件的可靠性寿命。同时在后续隧穿氧化层 形成工艺时可能会带来离子注入掺杂的重新分布，增加器件性能的不稳定性。
技术实现思路
本专利技术要解决的技术问题是提供一种利用选择性外延提升SONOS闪存器件可靠 性的方法，该方法利用选择性外延掺杂生长来代替离子注入对擦写电压进行调节，从而避 免对硅表面的损伤，从而使Data Retention (数据保持)寿命得到改善。为解决上述技术问题，本专利技术提供一种利用选择性外延提升SONOS闪存器件可靠 性的方法，包括如下步骤第一步，采用选择性外延工艺在硅衬底上生长外延掺杂层；第二步，在外延掺杂层上生长隧穿氧化层；第三步，在隧穿氧化层上生长氮氧化硅陷阱层，并同时用N2O对其进行原位掺杂， 形成氮氧化硅混合物，作为存储电荷的介质；第四步，在氮氧化硅陷阱层上生长高温热氧化层。和现有技术相比，本专利技术具有以下有益效果本专利技术利用选择性外延掺杂来代替 离子注入以此对Vtp (写入电压)，Vte (插除电压)进行调节，从而提升SONOS闪存器件可靠 性的方法。本专利技术利用了选择性外延掺杂的方法来代替离子注入，采用氧化硅作为沟道区 域的掩模层(沟道区表面无氧化硅覆盖)，采用掺杂的选择性外延工艺，在沟道区域进行选 择性掺杂外延层的生长，之后再将氧化硅剥离，这样不仅可以使沟道里的掺杂浓度更均勻， 而且还降低了隧穿氧化层与硅界面间的缺陷数量，从而使SONOS闪存器件的可靠性寿命得 到提高。本专利技术工艺比较简单，易于集成，可以用于批量生产。附图说明图1是本专利技术中第一步完成后SONOS闪存器件的截面图；图2是本专利技术中第二步完成后SONOS闪存器件的截面图；图3是本专利技术中第三步完成后SONOS闪存器件的截面图；图4是本专利技术中第四步完成后SONOS闪存器件的截面图。其中，1为硅衬底，2为外延掺杂层，3为隧穿氧化层，4为氮氧化硅陷阱层，5为高温 热氧化层。具体实施例方式下面结合附图和实施例对本专利技术作进一步详细的说明。本专利技术是一种利用选择性外延掺杂来代替离子注入以此对Vtp (写入电压)， Vte(插除电压)进行调节，从而提升SONOS闪存器件可靠性的方法。SONOS闪存器件由于需 要对插写电压进行调节以获得最大的工艺窗口，因此通常需要对沟道进行离子注入掺杂。 然而，离子注入会对硅表面产生损伤，由此使SONOS的隧穿氧化层与硅的界面生成较多的 缺陷，最终直接减少了器件的可靠性寿命。同时在后续隧穿氧化层形成工艺时可能会带来 离子注入掺杂的重新分布，增加器件性能的不稳定性。本专利技术利用了选择性外延掺杂的方 法来代替离子注入，采用氧化硅作为沟道区域的掩模层(沟道区表面无氧化硅覆盖)，采用 掺杂的选择性外延工艺，在沟道区域进行选择性掺杂外延层的生长，之后再将氧化硅剥离， 这样不仅可以使沟道里的掺杂浓度更均勻，而且还降低了隧穿氧化层与硅界面间的缺陷数 量，从而使SONOS闪存器件的可靠性寿命得到提高。本专利技术方法主要的工艺流程包括如下步骤(如图1)第一步，如图1所示，在硅衬底1上生长外延掺杂层2，应用选择性外延工艺。 该步骤具体包括(1)在硅衬底上淀积氧化硅掩模层，该淀积工艺可以是热氧化或者是 PE-CVD (等离子体化学气相淀积)，AP-CVD (常压化学气相淀积)，LP-CVD (低压化学气相 淀积)等化学气相淀积工艺，该氧化硅掩模层的厚度范围为10 2000埃；( 定义沟道 区的光刻与刻蚀；C3)外延掺杂层2生长，应用选择性外延工艺，所生长的外延层为掺杂 外延生长，掺杂气体及掺杂浓度根据器件需要选择；该选择性外延工艺所用到含有氯原子 的硅源反应前驱气体可以是SiCl4, SiHCl3，或SiH2Cl2等，根据器件(对于外延层类型(N 型或者P型)以及电阻率)需要选择掺杂气体种类及浓度(例如50ppmPH3，IOOppmAsH3, 20ppmBH3…)，外延生长的温度范围700°C -1000°C，压力范围为:10-150torr ； (4)氧化硅 掩模层去除。该步骤采用氧化硅作为沟道区域的掩模层(沟道区表面无氧化硅覆盖)，采用 掺杂的选择性外延工艺，在沟道区域进行选择性掺杂外延层的生长，之后再将氧化硅掩模 层剥离，这样不仅可以使沟道里的掺杂浓度更均勻，而且还降低了隧穿氧化层与硅界面间 的缺陷数量，从而使可靠性寿命得到提高。第二步，如图2所示，在外延掺杂层2上生长隧穿氧化层3，这步工艺采用高温低 压热氧化工艺，其工艺条件为温度(650°C 900°C )，压力(lmtorr 760torr)，时间(1 秒 IOOmin)和氧气流量(50sccm IOslm)。第三步，如图3所示，在隧穿氧化层3上生长氮氧化硅陷阱层4，并同时用N2O对其 进行原位掺杂，形成氮氧化硅混合物，作为存储电荷的介质，这步工艺采用常规的低压化学4气相淀积工艺，其工艺条件为温度(650°C 900°C )，压力(lmtorr 760torr)，时间(1 秒 IOOmin)和氧气流量(lsccm IOslm)，氨气流量(lsccm IOslm) ,N2O流量(lsccm IOslm)。第四步，如图4所示，在氮氧化硅陷阱层4上生长高温热氧化层5，这步工艺采用 常规的低压化学气相淀积工艺，其工艺条件为温度(650°C 900°C )，压力(lmtorr 760torr)，时间(1 秒 IOOmin)和 DCS(二氯二氢硅)流量(lsccm IOslm)，N2O 流量 (lsccm IOslm)。上述结构、工艺参数需根据相应的控制和产能进行优化调整。权利要求1.一种利用选择性外延提升SONOS闪存器件可靠性的方法，其特征在于，包括如下步骤第一步，采用选择性外延工艺在硅衬底上生长外延掺杂层；第二步，在外延掺杂层上生长隧穿氧化层；第三步，在隧穿氧化层上生长氮氧化硅陷阱层，并同时用N20对其进行原位掺杂，形成 氮氧化硅混合物，作为存储电荷的介质；第四步，在氮氧化硅陷阱层上生长高温热氧化层。2.根据权利要求1所述的利用选择性外延提升SONOS闪存器件可靠性的方法，其特征 在于第一步具体包括如下步骤(1)在硅衬底上淀积氧化硅掩模层；( 定义沟道区的光 刻与刻蚀；C3)采用选择性外延工艺本文档来自技高网...

【技术保护点】
１．一种利用选择性外延提升ＳＯＮＯＳ闪存器件可靠性的方法，其特征在于，包括如下步骤：第一步，采用选择性外延工艺在硅衬底上生长外延掺杂层；第二步，在外延掺杂层上生长隧穿氧化层；第三步，在隧穿氧化层上生长氮氧化硅陷阱层，并同时用Ｎ２Ｏ对其进行原位掺杂，形成氮氧化硅混合物，作为存储电荷的介质；第四步，在氮氧化硅陷阱层上生长高温热氧化层。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨欣，孙勤，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31