EEPROM的栅极制造方法及其制造的栅极技术

本发明专利技术公开了一种EEPROM的栅极制造方法，所述方法包括如下步骤：第1步，在硅片表面淀积一层n型掺杂多晶硅，所述n型掺杂多晶硅的薄膜电阻为500～1000Ω/□；所述硅片中已具有隔离区和p阱，所述p阱中已具有n型重掺杂区，并且至少一个n型重掺杂区定义了所述浮栅晶体管的沟道长度；所述硅片表面已具有选择晶体管、高压晶体管的栅氧化层和浮栅晶体管的隧穿氧化层；第2步，刻蚀所述n型掺杂多晶硅，形成选择晶体管、高压晶体管的栅极和浮栅晶体管的浮栅。本发明专利技术EEPROM的栅极制造方法具有工艺简单、成本低廉、能够避免隧穿氧化层的等离子体损害的优点。

【技术实现步骤摘要】

本专利技术涉及一种NVM(non-volatile memory，非易失性存储器)，特别是涉及一种 EEPROM(ElectricalIy-Erasable Programmable Read-OnlyMemory,电可擦除可编程只读 存储器)。
技术介绍
请参阅图1，现有的EEPROM存储单元由一个选择晶体管Ia和一个浮栅晶体管Ib 组成。其中，选择晶体管Ia通常为NM0S，执行选通功能；浮栅晶体管Ib通常为η沟道MOS 管，执行数据存储功能。浮栅晶体管Ib包括两个栅极13a、13b，浮栅13a在下方，控制栅13b 在上方，浮栅13a下方的氧化层为隧穿氧化层12a。EEPROM工作时通常需要施加IOV以上的高压，因此在EEPROM的存储单元外围通常 还有一些用来产生高压的高压晶体管。这样EEPROM就包括有选择晶体管、浮栅晶体管和高 压晶体管三种MOS管。实际上，选择晶体管本质上也属于一种高压晶体管，但本申请中将存 储单元中的选择晶体管和存储单位外围的高压晶体管区分表述。 EEPROM中，浮栅晶体管Ib通常希望浮栅13a掺杂浓度越低越好，选择晶体管Ia和 高压晶体管则希望栅极13本文档来自技高网...

【技术保护点】
一种ＥＥＰＲＯＭ的栅极制造方法，其特征是，所述ＥＥＰＲＯＭ的栅极包括ＥＥＰＲＯＭ的存储单元中选择晶体管的栅极、ＥＥＰＲＯＭ存储单元中浮栅晶体管的浮栅、ＥＥＰＲＯＭ存储单元外围高压晶体管的栅极，所述方法包括如下步骤：第１步，在硅片表面淀积一层ｎ型掺杂多晶硅，所述ｎ型掺杂多晶硅的薄膜电阻为５００～１０００Ω／□；所述硅片中已具有隔离区和ｐ阱，所述ｐ阱中已具有ｎ型重掺杂区，并且至少一个ｎ型重掺杂区定义了所述浮栅晶体管的沟道长度；所述硅片表面已具有选择晶体管、高压晶体管的栅氧化层和浮栅晶体管的隧穿氧化层；第２步，刻蚀所述ｎ型掺杂多晶硅，形成选择晶体管、高压晶体管的栅极和浮栅晶体管的浮栅。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄奕仙，陈昊瑜，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31