半导体装置制造方法及图纸

一种包括具有相同极性晶体管的半导体装置功耗低且能够防止输出的电位的幅度变小。该半导体装置，包括：具有第一电位的第一布线；具有第二电位的第二布线；具有第三电位的第三布线；具有相同极性的第一晶体管及第二晶体管；以及用来选择是对第一晶体管及第二晶体管的栅极供应第一电位还是对第一晶体管及第二晶体管的栅极供应第三电位以及用来选择是否对第一晶体管及第二晶体管的漏极端子供应一个电位的多个第三晶体管。第一晶体管的源极端子与第二布线连接，并且第二晶体管的源极端子与第三布线连接。

Semiconductor device

A semiconductor device including the same polarity transistor has a low power dissipation and a smaller amplitude of potential to prevent output. The semiconductor device includes a first wiring layer having a first potential; with second potential second wiring; with third potential third wiring; having the same polarity of the first transistor and the two transistor; and is used to select on the first transistor and the two transistor gate supply potential of the first or the first transistor and the two transistor gate supply third potential and used to select whether the first transistor and the two transistor drain terminal supply a potential more than third transistors. The source terminal of the first transistor is connected with the second wiring, and the source terminal of the second transistor is connected with the third wiring.

【技术实现步骤摘要】
半导体装置
本专利技术涉及一种包括具有相同极性的晶体管的电路以及诸如包括上述电路的半导体显示装置等半导体装置。
技术介绍
为了降低底板(电路板)的成本，作为诸如液晶显示装置、EL显示装置等半导体显示装置，与包括互补金属氧化物半导体(CMOS)相比，更优选包括具有相同极性的半导体。专利文献1及专利文献2公开了一种由具有相同极性的晶体管构成用于半导体显示装置的驱动电路的诸如反相器、移位寄存器等各种电路的技术。[参考文献][专利文献1]日本专利申请公开2001-325798号公报[专利文献2]日本专利申请公开2010-277652号公报
技术实现思路
作为由非晶硅或氧化物半导体晶体管构成的半导体显示装置，可以使用第五代(宽1200mm×长1300mm)或第五代之后的玻璃衬底。因此这种半导体装置具有高生产率且低成本的优点。但是，包括非晶硅或氧化物半导体晶体管通常具有相同极性并容易变为常导通(normally-on)。并且，由具有相同极性的晶体管构成的电路有当晶体管为常导通时功耗增大或者电位输出的幅度变小等的问题。例如，在专利文献2的图10所公开的电路中，晶体管Q2的源极端子的电位被固定为低电位VSS。如果晶体管Q2为常截止(normally-off)，当晶体管Q2的栅极被施加低电位VSS时晶体管Q2截止。但是，当晶体管Q2为常导通时，即使晶体管Q2的栅极被施加低电位VSS，相对于源极端子的栅极的电压(栅电压)仍高于晶体管Q2的阈值电压。因此，晶体管Q2不是截止而是导通。当晶体管Q2在应该为截止时导通时，无用的电流流过电路而导致消耗电流增大。再者，上述无用的电流使流过用来对电路供应电位(例如，在专利文献2的图10的情况下，低电平的电位VSS或时钟信号CLKA的高电平电位VDD及低电平电位VSS)的布线的电流增大。并且，上述布线的电阻使被供应电位VDD的布线的电位降低，并使被供应电位VSS的布线的电位上升。其结果，从电路输出的电位的幅度小于电位VDD与电位VSS之间的电位差(理想的电位差)。尤其是，在半导体显示装置的像素部中，当对与多个像素连接的被称为总线的布线(例如，扫描线或信号线)供应从电路输出的电位时，用来控制从电路输出电位的晶体管(例如，专利文献2的图10中的晶体管Q2)需要具有较大的电流供给能力。因此，在很多情况下，将该晶体管的沟道宽度W设定为大于电路中的其他晶体管的沟道宽度W。晶体管的漏极电流与沟道宽度W成正比。因此，在将常导通晶体管的沟道宽度W设定为大的情况下，当常导通晶体管应该截止时，流过常导通晶体管的电流比其他晶体管的电流大。因此，流过电路的无用的电流增大而导致上述功耗增大或输出的电位的幅度缩小等显著地发生。鉴于上述技术背景，本专利技术的目的之一是提供一种低功耗的半导体装置。此外，本专利技术的目的之一是提供一种能够防止输出的电位的幅度变小的半导体装置。根据本专利技术的一个方式的半导体装置是一种电路，该电路包括多个晶体管，并且通过使上述多个晶体管分别为导通或截止来选择性地输出高电位或低电位。在本专利技术的一个方式中，在多个晶体管中，通过不同布线对输出侧的晶体管的源极端子及对其他晶体管的源极端子供应的电位。并且，当用来将电位供应给其他晶体管的源极端子的布线的电位通过上述其他晶体管供应给输出侧晶体管的栅极时，输出侧晶体管截止。上述结构可以使输出侧晶体管的栅极与源极端子彼此电分离。因此，即使输出侧晶体管为常导通而使用来将电位供应给输出侧晶体管的源极端子的布线的电位发生变化，用来将电位供应给输出侧晶体管的栅极端子的布线的电位与上述变化无关。因此，当因输出侧晶体管的漏极电流使输出侧晶体管的源极端子的电位发生变化时，可以使输出侧晶体管的栅电压接近于阈值电压，即，能够进行负反馈。因此，即使输出侧晶体管为常导通，该晶体管可以在应该截止时截止。在本专利技术的一个方式中，可以提供一种低功耗的由具有相同极性的晶体管构成的半导体装置。此外，在本专利技术的一个方式中，可以提供一种能够防止输出的电位的幅度变小的半导体装置。附图说明图1A和1B示出半导体装置的结构；图2示出脉冲发生器的结构；图3是脉冲发生器的时序图；图4示出移位寄存器的结构；图5是移位寄存器的时序图；图6示意性地示出第j脉冲发生器200_j；图7A示出脉冲发生器(比较例)的结构，图7B示出电位GROUT的波形；图8A和8B示出脉冲发生器的结构；图9A和9B示出脉冲发生器的结构；图10示出脉冲发生器的结构；图11示出反相器的结构；图12是驱动电路及像素的截面图；图13A至13D是晶体管的截面图；图14示出面板的结构；图15A至15E示出电子设备。具体实施方式参照附图对本专利技术的实施方式进行详细说明。注意，本专利技术不局限于以下说明。所属
的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本专利技术的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本专利技术不应该被解释为仅限定于以下所示的实施方式的说明中。注意，本专利技术可以用来制造任何种类的半导体装置，诸如微处理器、图像处理电路、数字信号处理器(DSP：DigitalSignalProcessor)、微控制器等的集成电路、RF标签以及半导体显示装置等。半导体显示装置的范畴包括液晶显示装置、在各像素中设置以有机发光元件(OLED)为代表的发光元件的EL显示装置、电子纸、数字微镜装置(DMD：DigitalMicromirrorDevice)、等离子体显示面板(PDP：PlasmaDisplayPanel)及场致发射显示器(FED：FieldEmissionDisplay)以及在驱动电路中包括由半导体膜构成的电路元件的其他半导体显示装置。注意，在本说明书中半导体显示装置的范畴包括各像素中形成有液晶元件或发光元件等显示元件的面板以及该面板上安装有包括控制器的IC等的模块。实施方式1图1A示出根据本专利技术的一个方式的半导体装置的电路结构的一个例子。图1A所示的半导体装置100包括具有多个晶体管的电路101、晶体管102及晶体管103。在图1A所示的半导体装置100中，至少晶体管102与晶体管103具有相同极性。在图1A中，晶体管102及晶体管103为n沟道型晶体管。电路101通过布线104及布线105被供应高电平电位VDD及低电平电位VSS。在图1A中，通过布线104电位VDD被供应给电路101，通过布线105电位VSS被供应给电路101。另外，通过布线107信号电位Vin被供应给电路101。晶体管102的栅极和漏极端子与电路101连接。电路101根据电位Vin选择电位VDD或电位VSS并将选择的电位供应给晶体管102的栅极或漏极端子。布线105的电位VSS被供应给晶体管102的源极端子。另外，晶体管的“源极端子”是指为活性层的一部分的源区或者与活性层连接的源电极。同样地，晶体管的“漏极端子”是指为活性层的一部分的漏区或者与活性层连接的漏电极。另外，晶体管103的栅极及漏极端子与电路101连接。电路101根据电位Vin选择电位VDD或电位VSS并将选择的电位供应给晶体管103的栅极或漏极端子。晶体管103的源极端子通过布线106被供应电位VEE。电位VEE是低于电位VDD的低电平电位。并且，电位VEE优选为与电位VSS相等或者高本文档来自技高网...

【技术保护点】
一种半导体装置，包括：第一布线，被供应第一电位；第二布线，被供应第二电位；具有相同极性的第一晶体管和第二晶体管；以及多个第三晶体管，用于控制对所述第一晶体管的栅极和所述第二晶体管的栅极供应所述第二电位，其中，所述第一晶体管的源极端子连接到所述第一布线，以及所述第二晶体管的源极端子连接到所述第二布线。

【技术特征摘要】
2011.08.29 JP 2011-1856141.一种半导体装置，包括：第一布线，被供应第一电位；第二布线，被供应第二电位；具有相同极性的第一晶体管和第二晶体管；以及多个第三晶体管，用于控制对所述第一晶体管的栅极和所述第二晶体管的栅极供应所述第二电位，其中，所述第一晶体管的源极端子连接到所述第一布线，以及所述第二晶体管的源极端子连接到所述第二布线。2.一种半导体装置，包括：第一布线，被供应第一电位；第二布线，被供应第二电位；具有相同极性并且包含彼此连接的栅极的第一晶体管和第二晶体管；以及多个第三晶体管，用于控制对所述第一晶体管的所述栅极和所述第二晶体管的所述栅极供应所述第二电位，其中，所述第一晶体管的源极端子连接到所述第一布线，以及所述第二晶体管的源极端子连接到所述第二布线。3.一种半导体装置，包括：第一布线，被供应第一电位；第二布线，被供应第二电位；具有相同极性的第一晶体管和第二晶体管；以及多个第三晶体管，用于控制对所述第一晶体管的栅极和所述第二晶体管的栅极供应所述第二电位，其中，所述第一晶体管的源极端子连接到所述第一布线，以及所述第二晶体管的源极端子连接到所述第二布线，以及其中，所述多个第三晶体管具有与所述第一晶体管和所述第二晶体管相同的极性。4.一种半导体装置，包括：第一布线，被供应第一电位；第二布线，被供应第二电位；具有相同极性并且包含彼此连接的栅极的第一晶体管和第二晶体管；以及多个第三晶体管，用于控制对所述第一晶体管的所述栅极和所述第二晶体管的所述栅极供应所述第二电位，其中，所述第一晶体管的源极端子连接到所述第一布线，以及所述第二晶体管的源极端子连接到所述第二布线，以及其中，所述多个第三晶体管具有与所述第一晶体管和所述第二晶体管相同的极性。5.一种半导体装置，包括：第一布线，被供应第一电位；第二布线，被供应第二电位；第三布线，被供应第三电位；具有相同极性的第一晶体管、第二晶体管和第三晶体管；以及多个第四晶体管，用于对所述第一晶体管的栅极和所述第二晶体管的栅极施加所述第二电位和所述第三电位中的一个，以及对所述第三晶体管的栅极施加所述第二电位和所述第三电位中的另一个，其中，所述第一晶体管的源极端子连接到所述第一布线，所述第二晶体管的源极端子连接到所述第二布线，所述第三晶体管的源极端子连接到所述第一晶体管的漏极端子，以及所述第三晶体管的漏极端子连接到所述第三布线。6.一种半导体装置，包括：第一布线，被供应第一电位；第二布线，被供应第二电位；第三布线，被供应第三电位；具有相同极性的第一晶体管、第二晶体管和第三晶体管；以及多个第四晶体管，用于对所述第一晶体管的栅极和所述第二晶体管的栅极施加所述第二电位和所述第三电位中的一个，以及对所述第三晶体管的栅极施加所述第二电位和所述第三电位中的另一个，其中，所述第一晶体管的源极端子连接到所述第一布线，所述第二晶体管的源极端子连接到所述第二布线，所述第三晶体管的源极端子连接到所述第一晶体管的漏极端子，以及所述第三晶体管的漏极端子连接到所述第三布线，以及其中，所述多个第四晶体管具有与所述第一晶体管、所述第二晶体管和所述第三晶体管相同的极性。7.一种半导体装置，包括：第一布线，被供应第一电位；第二布线，被供应第二电位；第一n沟道晶体管和第二n沟道晶体管；以及多个第三晶体管，用于控制对所述第一晶体管的栅极和所述第二晶体管的栅极供应所述第二电位，其中，所述第一晶体管的源极端子连接到所述第一布线，以及所述第二晶体管的源极端子连接到所述第二布线，以及其中，所述第一电位等于所述第二电位。8.一种半导体装置，包括：第一布线，被供应第一电位；第二布线，被供应第二电位；包含彼此连接的栅极的第一n沟道晶体管和第二n沟道晶体管；以及多个第三晶体管，用于控制对所述第一晶体管的所述栅极和所述第二晶体管的所述栅极供应所述第二电位，其中，所述第一晶体管的源极端子连接到所述第一布线，以及所述第二晶体管的源极端子连接到所述第二布线，以及其中，所述第一电位等于所述第二电位。9.一种半导体装置，包括：第一布线，被供应第一电位；第二布线，被供应第二电位；第一n沟道晶体管和第二n沟道晶体管；以及多个第三晶体管，用于控制对所述第一晶体管的栅极和所述第二晶体管的栅极供应所述第二电位，其中，所述第一晶体管的源极端子连接到所述第一布线，以及所述第二晶体管的源极端子连接到所述第二布线，以及其中，所述第一电位高于所述第二电位。10.一种半导体装置，包括：...

【专利技术属性】
技术研发人员：小山润，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：日本,JP