薄膜晶体管阵列基板及其制备方法技术

一种薄膜晶体管阵列基板，其包括绝缘基板、形成于绝缘基板上的半导体层及形成于半导体层上的第二导电层，所述第二导电层形成间隔设置的源极与漏极，所述第二导电层至少包括：第一子层，其形成于半导体层上，其材质为金属氧化物；第二子层，其形成于第一子层上，其材质为铝或铝合金。本发明专利技术还提供该种薄膜晶体管阵列基板的制备方法。所述第一子层可作为所述半导体层与第二子层之间的欧姆接触层；另外还避免使用铜作为第二子层。

Thin film transistor array substrate and preparation method thereof

A thin film transistor array substrate, which comprises an insulating substrate, a second conductive layer formed on the insulating substrate and a semiconductor layer formed on the semiconductor layer and the second conductive layer formed set between the source electrode and the drain electrode, the second conductive layer includes at least a first sub layer, which is formed on the semiconductor layer the material, metal oxide; second sub layers, which are formed on the first layer, the material is aluminum or Aluminum Alloy. The invention also provides a preparation method of the thin film transistor array substrate. The first sublayer can act as an ohmic contact layer between the semiconductor layer and the second sublayer; in addition, copper is used as the second sublayer.

【技术实现步骤摘要】
薄膜晶体管阵列基板及其制备方法
本专利技术涉及一种薄膜晶体管阵列基板以及薄膜晶体管阵列基板的制备方法。
技术介绍
现有的平面显示装置通常包括：作为开关元件的薄膜晶体管、传导扫描信号以控制薄膜晶体管的扫描线、传导信号给像素电极的数据线等。薄膜晶体管的性能对平面显示装置有重要影响。
技术实现思路
鉴于以上内容，有必要提供一种性能良好的薄膜晶体管阵列基板及其制备方法。一种薄膜晶体管阵列基板，其包括绝缘基板、形成于绝缘基板上的半导体层及形成于半导体层上的第二导电层，所述第二导电层形成间隔设置的源极与漏极，所述第二导电层至少包括：第一子层，其形成于半导体层上，其材质为金属氧化物；第二子层，其形成于第一子层上，其材质为铝或铝合金。一种薄膜晶体管阵列基板的制备方法：提供一绝缘基板，在所述绝缘基板上形成一半导体层；在半导体层上形成一第一子层，第一子层的材质为金属氧化物；在第一子层上形成一第二子层，第二子层的材质为铝或铝合金；对所述第一子层及所述第二子层进行蚀刻形成一沟道贯穿所述第一子层及所述第二子层，从而使第一子层与第二子层配合形成通过沟道得以间隔设置的源极与漏极。一种薄膜晶体管阵列基板的制备方法：提供一绝缘基板，在所述绝缘基板上形成一半导体层；在半导体层上形成一第一子层，第一子层的材质为金属氧化物；在第一子层上形成一第二子层，第二子层的材质为铝或铝合金；在第二子层上形成一第三子层，所述第三子层的材质为金属氧化物；对所述第一子层、所述第二子层及所述第三子层进行蚀刻形成一沟道贯穿所述第一子层、所述第二子层及所述第三子层，从而使第一子层、第二子层与第三子层配合形成通过沟道得以间隔设置的源极与漏极。所述薄膜晶体管阵列基板，其包括至少二层结构的第二导电层，所述第二导电层至少包括金属氧化物材质的第一子层，铝或铝合金材质的第二子层，所述第一子层可作为所述半导体层与第二子层之间的欧姆接触层；且蚀刻所述第二导电层形成沟道时，有利于使沟道的尺寸逐渐变小；另外还可避免使用铜作为第二子层，进而此外避免铜原子扩散污染薄膜晶体管阵列基板的其他层。附图说明图1是本专利技术一较佳实施例的薄膜晶体管阵列基板的平面俯视示意图。图2是图1的薄膜晶体管阵列基板的剖面示意图。主要元件符号说明薄膜晶体管阵列基板100绝缘基板110扫描线121栅极101栅极绝缘层102半导体层103数据线104源极105漏极106钝化层107第一钝化层107a第二钝化层107b第一子层104a、105a、106a第二子层104b、105b、106b第三子层104c、105c、106c像素电极108接触孔185沟道120侧壁122如下具体实施方式将结合上述附图进一步说明本专利技术。具体实施方式请一并参阅图1及图2，本专利技术具体实施方式提供一种薄膜晶体管阵列基板100。所述薄膜晶体管阵列基板100包括一绝缘基板110、形成于所述绝缘基板110上的第一导电层，第一导电层定义形成为多条扫描线121及与扫描线121连接的多个栅极101。图1-2仅呈现一个栅极101、两条扫描线121。本实施例中，所述绝缘基板110的材质为透明的玻璃、透明的石英、或透明的塑料。在其他的实施例中，所述绝缘基板110的材质可为陶瓷或硅。在其他的实施例中，所述绝缘基板110可以为一柔性材料制成。适合制作所述绝缘基板110的柔性材料可选自聚醚砜（PES)、聚萘二甲酸乙二酯（PEN）、聚乙烯（PE）、聚酰亚胺（PI）、聚氯乙烯（PVC）、聚对苯二甲酸乙二醇酯（PET）中的一种或一种以上。每条扫描线121用以传递扫描信号并沿图1中的横向方向延伸。所述第一导电层（即所述扫描线121与所述栅极101上）的材料可选自铝(Al)、银(Ag)、金(Au)、钴(Co)、铬(Cr)、铜(Cu)、铟(In)、锰(Mn)、钼(Mo)、镍(镍)、钕(Nd)、(pd)钯、铂(Pt)、钛(Ti)、钨(W)、和锌(Zn)中的至少一种。在其他实施例中，所述扫描线121与所述栅极101的材料可为透明导电材料，如选自氧化铟锡(ITO)、氧化铟锌(IZO)、和掺铝氧化锌(AZO)中的一种或一种以上。所述薄膜晶体管阵列基板100还包括形成在所述第一导电层（即所述扫描线121与所述栅极101上）的一栅极绝缘层102。该栅极绝缘层102的材质为电绝缘材料，该电绝缘材料可选自氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)、氧化铝(AlOx)、氧化钇(Y2O3)、氧化铪(HfOx)、氧化锆(ZrOx)、氮化铝(AlN)、铝氮氧化物(AINO)、氧化钛(TiOx)、钛酸钡(BaTiO3)、钛酸铅(PbTiO3)中的一种或一种以上。本实施例中，所述栅极绝缘层102可为单层结构，但不限于单层结构。在其他的实施中，所述栅极绝缘层102可为双层或双层以上的结构。所述薄膜晶体管阵列基板100还包括形成在所述栅极绝缘层102上的一半导体层103。该半导体层103包含合适的半导体材料，如氧化物、单质半导体、化合物半导体、和合金半导体材料中的至少一种，所述氧化物半导体、单质半导体、化合物半导体、和合金半导体材料呈非晶状、晶体状、或多晶状。本实施例中，该半导体层103包含锌、铟、锡、镓、铪中的至少一种的金属氧化物，如铟-镓-锌氧化物（IGZO）、铟-锌-锡氧化物（IZTO）、铟-镓-锡氧化物（IGTO）和铟-铝-锌氧化物（IAZO）。所述薄膜晶体管阵列基板100还包括形成在所述栅极绝缘层102及所述半导体层103上的第二导电层，所述第二导电层定义形成为多条数据线104、多个源极105、及多个漏极106。所述数据线104连接所述源极105，所述源极105与所述漏极106间隔设置。图1-2仅呈现一个源极105、一个漏极106、及两条数据线104。每条数据线104用以传递数据信号并沿图1中的纵向方向延伸从而与所述扫描线121绝缘相交。所述源极105由一数据线104延伸形成。所述第二导电层为多层结构，优选地，每一条数据线104、每一个源极105、每一个漏极106均为多层结构。本实施例为三层结构，每一条数据线104、每一个源极105、每一个漏极106均为三层结构。每一条数据线104可包括一第一子层104a、一第二子层104b及一第三子层104c。每一个源极105可包括一第一子层105a、一第二子层105b及一第三子层105c，且所述第一子层105a、所述第二子层105b及所述第三子层105c依次层叠于所述半导体层103上。每一个漏极106可包括一第一子层106a、一第二子层106b及一第三子层106c，且所述第一子层106a、所述第二子层106b及所述第三子层106c依次层叠于所述半导体层103上。所述第一子层104a、第一子层105a、及第一子层106a的材质为金属氧化物导电材料。所述第二子层104b、第二子层105b及第二子层106b的材质为导电金属材料，具体为铝或铝合金。所述第三子层104c、第三子层105c及第三子层106c的材质与所述第一子层104a、第一子层105a、及第一子层106a的材质相同，也为金属氧化物导电材料。如，所述第一子层104a、第一子层105a、及第一子层106a的材质可选自铟-锌氧化物、铟-锌氧化物、铝-锌氧化物中的至少一种。所述第三子层104本文档来自技高网...

【技术保护点】
一种薄膜晶体管阵列基板，其包括绝缘基板、形成于绝缘基板上的半导体层及形成于半导体层上的第二导电层，所述第二导电层形成间隔设置的源极与漏极，其特征在于：第二导电层至少包括：第一子层，其形成于半导体层上，其材质为金属氧化物；第二子层，其形成于第一子层上，其材质为铝或铝合金。

【技术特征摘要】
2015.12.16 US 62/268474;2016.01.14 US 62/2784691.一种薄膜晶体管阵列基板，其包括绝缘基板、形成于绝缘基板上的半导体层及形成于半导体层上的第二导电层，所述第二导电层形成间隔设置的源极与漏极，其特征在于：第二导电层至少包括：第一子层，其形成于半导体层上，其材质为金属氧化物；第二子层，其形成于第一子层上，其材质为铝或铝合金。2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于：所述源极与漏极之间形成有一贯穿所述第一子层与第二子层的沟道，沿第二子层指向第一子层的方向，所述沟道的尺寸逐渐变小。3.如权利要求1所述的薄膜晶体管阵列基板，其特征在于：所述第二导电层还包括一第三子层形成于第二子层上，所述第三子层的材质为金属氧化物。4.如权利要求3所述的薄膜晶体管阵列基板，其特征在于：所述源极与漏极之间形成有一贯穿所述第一子层、第二子层与第三子层的沟道，沿第三子层指向第一子层的方向，所述沟道的尺寸逐渐变小。5.如权利要求4所述的薄膜晶体管阵列基板，其特征在于：，所述第一子层和第三子层的材质均为含锌的金属氧化物导电材料，且第三子层的锌含量高于第一子层的锌含量。6.如权利要求1所述的薄膜晶体管阵列基板，其特征在于：所述薄膜晶体管阵列基板还包括绝缘基板、形成于绝缘基板上的栅极、形成于绝缘基板上且覆盖栅极的栅极绝缘...

【专利技术属性】
技术研发人员：高逸群，施博理，张炜炽，吴逸蔚，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：广东,44