一种阵列基板以及制作方法技术
Array substrate and manufacturing method thereof
The embodiment of the invention discloses an array substrate and a manufacturing method thereof, wherein the array substrate includes a first plurality of thin film transistors and a plurality of second thin film transistor; above the first thin film transistor and the second thin film transistor is formed on the substrate; the first thin film transistor active layer transistor for low temperature polysilicon active layer. The second thin film transistor for oxide semiconductor; the peripheral circuit area is located in the first thin film transistor array substrate, thin film transistor second is positioned in the display area of the array substrate; a first thin film transistor gate gate and second thin film transistors at different level, and the first thin film transistor source drain electrode and the second thin film transistor source drain electrode is located the same layer. The invention solves the problem in the display panel and forming a metal oxide thin film transistor and low temperature polycrystalline silicon thin film transistor, two type thin film transistor of each layer is not compatible with the problem, the display panel to improve the electrical properties and stability.
【技术实现步骤摘要】
一种阵列基板以及制作方法
本专利技术实施例涉及显示
，尤其涉及一种阵列基板以及制作方法。
技术介绍
金属氧化物薄膜晶体管以金属氧化物半导体层作为薄膜晶体管的有源层材料，由于其具有载流子迁移率高、沉积温度低以及透明度高等光学特性，成为主流的显示面板驱动技术。低温多晶硅薄膜晶体管开关速度高、又如薄膜电路可以做得更薄更小、功耗更低等等。现有技术中，在周边电路区采用低温多晶硅薄膜晶体管，显示区的像素驱动电路用金属氧化物薄膜晶体管，改善了器件均一性差和漏流等问题。但是由于目前的制作工艺，在制作金属氧化物薄膜晶体管的同时，制作了低温多晶硅薄膜晶体管，导致两种薄膜晶体管由于各自的最佳膜层厚度不兼容，因此无法实现同时保证金属氧化物薄膜晶体管和低温多晶硅薄膜晶体管的各膜层均处于最佳厚度，难以发挥出最优的性能。
技术实现思路
有鉴于此，本专利技术实施例提供一种阵列基板以及制作方法，解决显示面板中同时形成金属氧化物薄膜晶体管和低温多晶硅薄膜晶体管时，两种类型薄膜晶体管各膜层不兼容的问题，提高了显示面板的电学性能和稳定性。第一方面，本专利技术实施例提供了一种阵列基板，包括：多个第一薄膜...
【技术保护点】
一种阵列基板，其特征在于，包括：衬底基板；多个第一薄膜晶体管和多个第二薄膜晶体管；所述第一薄膜晶体管和所述第二薄膜晶体管形成于所述衬底基板的上方；所述第一薄膜晶体管的有源层为低温多晶硅，所述第二薄膜晶体管的有源层为氧化物半导体；所述第一薄膜晶体管位于所述阵列基板的周边电路区，所述第二薄膜晶体管位于所述阵列基板的显示区；所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极位于不同层，且所述第一薄膜晶体管的源漏电极和所述第二薄膜晶体管的源漏电极位于同层。
【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底基板；多个第一薄膜晶体管和多个第二薄膜晶体管；所述第一薄膜晶体管和所述第二薄膜晶体管形成于所述衬底基板的上方；所述第一薄膜晶体管的有源层为低温多晶硅，所述第二薄膜晶体管的有源层为氧化物半导体；所述第一薄膜晶体管位于所述阵列基板的周边电路区，所述第二薄膜晶体管位于所述阵列基板的显示区；所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极位于不同层，且所述第一薄膜晶体管的源漏电极和所述第二薄膜晶体管的源漏电极位于同层。2.根据权利要求1所述的阵列基板，其特征在于，还包括：多个电容结构；其中，所述电容结构的第一电极与所述第一薄膜晶体管的栅极同层设置，所述电容结构的第二电极与所述第二薄膜晶体管的栅极同层设置。3.根据权利要求1所述的阵列基板，其特征在于，所述衬底基板上依次设置有缓冲层、所述第一薄膜晶体管的有源层、第一绝缘层、所述第一薄膜晶体管的栅极、第二绝缘层、所述第二薄膜晶体管的栅极、第三绝缘层、所述第二薄膜晶体管的有源层、所述第一薄膜晶体管的源漏电极以及所述第二薄膜晶体管的源漏电极。4.根据权利要求3所述的阵列基板，其特征在于，所述第三绝缘层包括叠层设置的氮化硅层和氧化硅层；其中所述第三绝缘层包括的氧化硅层与所述第二薄膜晶体管的有源层接触。5.根据权利要求3所述的阵列基板，其特征在于，所述第二薄膜晶体管的有源层和所述第二薄膜晶体管的源漏电极之间设置有刻蚀阻挡层；所述刻蚀阻挡层设置有过孔，所述第二薄膜晶体管的源漏电极通过所述过孔与所述第二薄膜晶体管的有源层连接。6.根据权利要求3所述的阵列基板，其特征在于，所述第二薄膜晶体管的有源层上设置有刻蚀阻挡层；所述第二薄膜晶体管的源漏电极的部分区域与所述第二薄膜晶体管的有源层直接接触。7.根据权利要求5或6所述的阵列基板，其特征在于，所述刻蚀阻挡层的材料包括氧化硅。8.根据权利要求3所述的阵列基板，其特征在于，所述第一薄膜晶体管的源漏电极以及所述第二薄膜晶体管的源漏电极上设置有保护钝化层。9.根据权利要求8所述的阵列基板，其特征在于，所述保护钝化层的材料包括氧化硅。10.根据权利要求8所述的阵列基板，其特征在于，所述保护钝化层包括叠层设置的氮化硅层和氧化硅层；其中所述氧化硅层与所述第一薄膜晶体管的源漏电极以及所述第二薄膜晶体管的源漏电极接触。11.根据权利要求4所述的阵列基板，其特征在于，所述第三绝缘层中所述氮化硅层的厚度范围为50～400nm。12.根据权利要求4所述的阵列基板，其特征在于，所述第三绝缘层中所述氧化硅层的厚度范围为30～200nm。13.根据权力要求1所述的阵列基板，其特征在于，所述第二薄膜晶体管的有源层的厚度为20～100nm。14.根据权利要求5或6所述的阵列基板，其特征在于，所述刻蚀阻挡层的厚度为50～250nm。15.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管为底栅结构，所述第二薄膜晶体管为底栅结构；或者所述第一薄膜晶体管为底栅结构，所述第二薄膜晶体管为顶栅结构；或者所述第一薄膜晶体管为顶栅结构，所述第二薄膜晶体管为顶栅结构。16.一种显示面板，其特征在于，包括权利要求1-15中任一项所述的阵列基板。17.根据权利要求16所述的显示面板，其特征在于，所述显示面板包括有机发光显示面板或液晶显示面板。18.一种阵列基板的制作方法，其特征在于，包括：在衬底基板的上方形成多个第一薄膜晶体管和多个第二薄膜晶体管；其中，所述第一薄膜晶体管的有源层为低温多晶硅，所述第二薄膜晶体管的有源层为氧化物半导体；所述第一薄膜晶体管位于所述阵列基板的周边电路区，所述第二薄膜晶体管位于所述阵列基板的显示区；所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极位于不同层，且所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的源漏电极位于同层。19.根据权利要求18所述的制作方法，其特征在于，在衬底基板的上方形成多个第一薄膜晶体管和多个第二薄膜晶体管的同时，还包括：形成多个电容结构；其中，在形成所述第一薄膜晶体管的栅极的同时形成所述电容结构的第一电极；在形成所述第二薄膜晶体管的栅极的同时形...
【专利技术属性】
技术研发人员：林鸿，东海林功，世良贤二，何水，袁永，吴天一，
申请(专利权)人：厦门天马微电子有限公司，
类型：发明
国别省市：福建,35
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。