晶体管的制作方法技术

一种晶体管的制作方法，包括：提供半导体衬底；在所述半导体衬底上依次形成栅极结构和位于所述栅极结构侧面的侧墙；在所述半导体衬底上形成图案化的光刻胶层；以所述光刻胶层、栅极结构和侧墙为掩模，在所述半导体衬底内进行轻掺杂离子注入，形成源/漏延伸区；以所述光刻胶层、栅极结构和侧墙为掩模，在所述源/漏延伸区内进行重掺杂离子注入，形成源/漏区。本发明专利技术可以简化步骤，节省生产成本。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及一种。
技术介绍
在半导体器件中，轻掺杂漏区(Lightly Doped Drain, LDD)结构是M0S(Metal Oxide Semiconductor，金属氧化物半导体)晶体管为了减弱漏区电场，以克服热载流效应 (Hot carrier effect)所采取的一种结构，即在沟道中靠近漏极的附近设置一个低掺杂的漏延伸区，让该低掺杂的漏延伸区也承受部分电压，从而防止热载流效应。因此，现有的MOS 晶体管制作工艺中一般都要形成LDD结构。以下以横向扩散金属氧化物半导体(Laterally Diffused Metal Oxide Semiconductor, LDM0S)晶体管的制作为例，说明现有技术中包括LDD结构的晶体管的制作过程。参考图1所示，提供P型的半导体衬底10 ；参考图2所示，在所述半导体衬底10内形成P型的高压阱区11 ；参考图3所示，在所述高压阱区11内形成P型的本体区12和N型的漂移区13，所述本体区12和所述漂移区13相连，且所述漂移区13的深度大于所述本体区12的深度；参考图4所示，分别在所述本体区12和漂移区13中形成浅沟槽隔离结构14，其中位于所述漂移区13中的两个浅沟槽隔离结构14之间的区域界定了漏极区域；参考图5所示，在所述半导体衬底10上形成栅极结构，所述栅极结构包括栅介电层15和栅极16 ；参考图6所示，在所述半导体衬底10上形成图案化的第一光刻胶23，以所述第一光刻胶23和所述栅极结构为掩模进行轻掺杂离子注入；参考图7所示，在本体区12内形成N型源延伸区17，且在漂移区13内形成N型漏延伸区18，所述源延伸区17和漏延伸区18组成LDD结构，且去除所述第一光刻胶23 ；参考图8所示，在所述栅极结构的周围形成侧墙19 ；参考图9所示，在所述半导体衬底10上形成图案化的第二光刻胶24，以所述第二光刻胶M、所述栅极结构和所述侧墙19为掩模进行重掺杂离子注入；参考图10所示，在源延伸区17内形成N型的源区20，且在漏延伸区18内形成N 型的漏区21，且去除所述第二光刻胶M ；参考图11所示，在所述本体区12内形成P型的体引出区22。至此，得到包括LDD结构的N型LDMOS晶体管。在漏极宽度相同的前提下，比较包括LDD结构的LDMOS晶体管和不包括LDD结构的LDMOS晶体管的电阻率，参考图12所示，可以发现包括LDD结构的LDMOS晶体管的漏极电阻率比较小，即包括LDD结构的LDMOS晶体管漏极的串联电阻比较小。但是在上述制作过程中，为了得到源/漏延伸区和源/漏区，需要先形成图案化的第一光刻胶23，待形成源/漏延伸区之后去除所述第一光刻胶23 ；然后形成侧墙19 ；再形成图案化的第二光刻胶对，待形成源/漏区之后去除所述第二光刻胶对，所述第一光刻胶 23和所述第二光刻胶M基本相同。从而制作步骤比较复杂，LDMOS晶体管的生产成本比较高ο类似地，在其他包括LDD结构的MOS管的制作过程中，为了得到源/漏延伸区和源 /漏区，也需要先后两次进行光刻胶的形成和去除步骤。因此，如何在制作包括LDD结构的MOS管中，减少制作步骤，降低生产成本就成为本领域技术人员亟待解决的问题。
技术实现思路
本专利技术解决的问题是提供一种，以简化步骤，节省生产成本。为解决上述问题，本专利技术提供了一种，包括提供半导体衬底；在所述半导体衬底上依次形成栅极结构和位于所述栅极结构侧面的侧墙；在所述半导体衬底上形成图案化的光刻胶层；以所述光刻胶层、栅极结构和侧墙为掩模，在所述半导体衬底内进行轻掺杂离子注入，形成源/漏延伸区；以所述光刻胶层、栅极结构和侧墙为掩模，在所述源/漏延伸区内进行重掺杂离子注入，形成源/漏区。可选地，所述晶体管为LDMOS晶体管。可选地，所述晶体管为 CMOS (Complementary Metal-Oxide-Semiconductor Transistor,互补金属氧化物半导体)晶体管。可选地，所述晶体管的源区和漏区为非对称结构。可选地，所述还包括形成所述源/漏延伸区之后，进行退火处理。可选地，所述还包括形成所述源/漏区之后，进行退火处理。可选地，所述晶体管包括体弓I出区，所述制作方法还包括在形成所述源/漏区之后，形成体弓I出区；在形成所述体弓I出区之后，进行退火处理。可选地，所述晶体管为N型，所述轻掺杂离子为磷离子；所述轻掺杂离子注入的能量范围包括50keV IOOkeV,所述轻掺杂离子注入的剂量范围包括lE13/cm2 lE14/cm2。可选地，所述晶体管为N型，所述轻掺杂离子为砷离子；所述轻掺杂离子注入的能量范围包括90keV 200keV，所述轻掺杂离子注入的剂量范围包括lE13/cm2 lE14/cm2。可选地，所述晶体管为P型，所述轻掺杂离子为硼离子；所述轻掺杂离子注入的能量范围包括UkeV 35keV，所述轻掺杂离子注入的剂量范围包括lE13/cm2 lE14/cm2。可选地，所述晶体管为P型，所述轻掺杂离子为铟离子；所述轻掺杂离子注入的能量范围包括80keV 300keV，所述轻掺杂离子注入的剂量范围包括lE13/cm2 lE14/cm2。与现有技术相比，本专利技术具有以下优点在形成栅极结构之后，先形成侧墙，接着形成图案化的光刻胶层，分别以所述光刻胶层、栅极结构和侧墙为掩模，先后进行轻掺杂离子注入和重掺杂离子注入，依次形成源/漏延伸区和源/漏区，从而省却了一次光刻胶层的形成和去除步骤，简化了晶体管的制作步骤，最终降低了晶体管的生产成本。附图说明图1至图11是现有技术中包括LDD结构的晶体管的制作过程示意图；图12是包括LDD结构和不包括LDD结构的LDMOS晶体管的漏极电阻率-漏极宽度示意图；图13是本专利技术实施方式的流程示意图；图14至图22是本专利技术实施例一 LDMOS的示意图；图23至图四是本专利技术实施例二 LDMOS的示意图；图30是本专利技术实施例三NMOS的示意图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。正如
技术介绍
部分所述，现有技术在制作包括LDD结构的晶体管的过程中，为了形成源/漏延伸区和源/漏区，需要先后两次形成基本相同的图案化的光刻胶，即需要进行两次基本相同的光刻步骤。为了简化制作步骤和降低生产成本，本专利技术提供了一种，先形成侧墙，接着形成图案化的光刻胶层，分别以所述光刻胶层为掩模，先后进行轻掺杂离子注入和重掺杂离子注入，依次形成源/漏延伸区和源/漏区，从而省却了一次光刻胶层的形成和去除步骤，即省却了一次光刻步骤。参考图13所示，本专利技术提供的半导体器件的制作方法包括步骤Si，提供半导体衬底；步骤S2，在所述半导体衬底上依次形成栅极结构和位于所述栅极结构侧面的侧掉工回；步骤S3，在所述半导体衬底上形成图案化的光刻胶层；步骤S4,以所述光刻胶层、栅极结构和侧墙为掩模，在所述半导体衬底内进行轻掺杂离子注入，形成源/漏延伸区；步骤S5，以所述光刻胶层、栅极结构和侧墙为掩模，在所述源/漏延伸区内进行重掺杂离子本文档来自技高网...

【技术保护点】
１．一种晶体管的制作方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上依次形成栅极结构和位于所述栅极结构侧面的侧墙；在所述半导体衬底上形成图案化的光刻胶层；以所述光刻胶层、栅极结构和侧墙为掩模，在所述半导体衬底内进行轻掺杂离子注入，形成源／漏延伸区；以所述光刻胶层、栅极结构和侧墙为掩模，在所述源／漏延伸区内进行重掺杂离子注入，形成源／漏区。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘正超，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31