半导体结构制造技术

本实用新型专利技术提供一种半导体结构，半导体结构包括：半导体衬底；有源区，位于半导体衬底内；浅沟槽，位于半导体衬底内，且位于有源区之间；氧化硅层，位于浅沟槽内，且至少覆盖于浅沟槽的底部及有源区的侧壁上。本实用新型专利技术的半导体结构通过在半导体衬底内刻蚀形成隔离出有源区的浅沟槽内形成氧化硅层，在可以有效修复有源区内存在的晶格损伤的同时，并不对有源区造成任何消耗，从而最大限度地保留了用于形成半导体器件的有源区，有效提高了半导体衬底的使用效率，显著节约了成本。

【技术实现步骤摘要】
半导体结构
本技术涉及半导体工艺
，特别是涉及一种半导体结构。
技术介绍
在现有的半导体工艺中，在半导体衬底(譬如晶圆)上制备半导体器件之前一般均需要对所述半导体衬底进行干法刻蚀，在所述半导体衬底内形成浅沟槽以在所述半导体衬底内隔离出若干个有源区，然后再在所述浅沟槽内填充绝缘材料层形成浅沟槽隔离结构；随后在所述有源区上制备各种所需的半导体器件。然后，在使用干法刻蚀工艺刻蚀半导体衬底形成有源区时，由于干法刻蚀的刻蚀气体中含有高能量的带电粒子或基团，所述带电粒子或基团轰击所述半导体衬底形成所述浅沟槽的同时，会在最终形成的所述有源区内形成晶格损伤。然而，由于最终要形成的半导体器件几乎均位于所述有源区内及所述有源区上，若所述有源区内形成的晶格损伤不能及时去除，存在于所述有源区内的晶格损伤必然会对半导体器件的性能造成不良影响；而且，随着半导体器件设计尺寸的日益减小，有源区内存在的晶格损伤对半导体器件的不良影响更加显著。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种半导体结构，用于解决现有技术中的半导体衬底内采用干法刻蚀工艺刻蚀浅沟槽形成有源区时会在有源区内形成晶格损伤，进而对在有源区上形成的半导体器件的性能造成不良影响的问题。为实现上述目的及其他相关目的，本技术提供一种半导体结构，所述半导体结构：半导体衬底；有源区，位于所述半导体衬底内；浅沟槽，位于所述半导体衬底内，且位于所述有源区之间；及，氧化硅层，位于所述浅沟槽内，且至少覆盖于所述浅沟槽的底部及所述有源区的侧壁上。作为本技术的一种优选方案，所述氧化硅层的厚度小于最邻近两所述有源区间距的一半。作为本技术的一种优选方案，所述氧化硅层还覆盖于所述有源区的上表面。作为本技术的一种优选方案，所述氧化硅层的厚度小于等于200埃。作为本技术的一种优选方案，所述半导体结构还包括含硅材料层，所述含硅材料层位于所述氧化硅层与所述有源区之间及所述氧化硅层与所述半导体衬底之间。作为本技术的一种优选方案，所述氧化硅层由所述含硅材料层热氧化处理所形成。作为本技术的一种优选方案，所述含硅材料层包括氮化硅层或多晶硅层。作为本技术的一种优选方案，所述浅沟槽包括第一浅沟槽及第二浅沟槽，其中，所述第一浅沟槽的宽度大于所述第二浅沟槽的宽度，且所述第一浅沟槽的深度大于所述第二浅沟槽的深度。作为本技术的一种优选方案，所述半导体结构还包括浅沟槽隔离结构，所述浅沟槽隔离结构位于所述氧化硅层的表面，且填满所述浅沟槽。作为本技术的一种优选方案，所述半导体衬底为单晶硅衬底。如上所述，本技术的半导体结构，具有以下有益效果：本技术的半导体结构通过在半导体衬底内刻蚀形成隔离出有源区的浅沟槽内形成氧化硅层，在可以有效修复有源区内存在的晶格损伤的同时，并不对有源区造成任何消耗，从而最大限度地保留了用于形成半导体器件的有源区，有效提高了半导体衬底的使用效率，显著节约了成本。附图说明图1显示为本技术一示例中提供的半导体结构的俯视结构示意图。图2显示为沿图1中AA’方向的截面结构示意图。图3显示为本技术另一示例中提供的半导体结构的俯视结构示意图。图4显示为沿图3中AA’方向的截面结构示意图。元件标号说明10半导体衬底11浅沟槽111第一浅沟槽112第二浅沟槽12有源区13含硅材料层14氧化硅层15浅沟槽隔离结构具体实施方式以下通过特定的具体实施例说明本技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本技术的其他优点与功效。本技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本技术的精神下进行各种修饰或改变。请参阅图1至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本技术的基本构想，虽图式中仅显示与本技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。请参阅图1及图2，本技术提供一种半导体结构，所述半导体结构包括：半导体衬底10；有源区12，所述有源区12位于所述半导体衬底10内；浅沟槽11，所述浅沟槽11位于所述半导体衬底10内，且位于所述有源区12之间，具体的，所述浅沟槽11于所述半导体衬底10内隔离出若干个所述有源区12；及，氧化硅层14，所述氧化硅层14位于所述浅沟槽11内，且至少覆盖于所述浅沟槽11的底部及所述有源区12的侧壁上。作为示例，所述半导体衬底10可以为但不仅限于硅衬底，优选地，本实施例中，所述半导体衬底10可以为硅晶圆。作为示例，所述浅沟槽11于所述半导体衬底10内隔离出的所述有源区12的形状可以为椭圆形，当然，在其他示例中，还可以根据实际需要将所述有源区12的形状设置为所需的形状。作为示例，所述浅沟槽11包括第一浅沟槽111及第二浅沟槽112，其中，所述第一浅沟槽111的宽度大于所述第二浅沟槽112的宽度，且所述第一浅沟槽111的深度大于所述第二浅沟槽112的深度。由于所述第一浅沟槽111的宽度大于所述第二浅沟槽112的宽度，在相同的干法刻蚀工艺条件下即会使得所述第一浅沟槽111的深度大于所述第二浅沟槽112的深度。沿图1中所示的AA’方向，所述第一浅沟槽111、所述有源区12及所述第二浅沟槽112依次交替排布。作为示例，所述氧化硅层14可以由采用但不仅限于低压化学气相沉积(LPCVD)工艺沉积形成于所述浅沟槽11的底部及所述有源区12的所述侧壁上的所述含硅材料层13热氧化而形成，以确保形成所述氧化硅层14时不会对所述有源区12有任何的消耗。具体的，可以采用干氧氧化法对所述含硅材料层13进行热氧化处理，也可以采用湿氧氧化法对所述含硅材料层13进行热处理，还可以采用水汽氧化法对所述含硅材料层13进行热处理以得到所述氧化硅层14。更为具体的，可以将表面形成有所述含硅材料层13的结构置于热处理装置(譬如，管式炉、退火炉等等)中进行热处理，热处理的温度介于900℃～1200℃。热处理的时间根据实际需要进行设定，优选地，在热处理过程中，所述含硅材料层13被热氧化为所述氧化硅层14，即该步骤中，所述含硅材料层13转化为所述氧化硅层14，且所述有源区12并未有任何损耗。作为示例，沉所述氧化硅层14还覆盖于所述有源区12的上表面。作为示例，所述氧化硅层14的厚度可以根据实际需要进行设定，优选地，本实施例中，所述氧化硅层14的厚度应小于最邻近两所述有源区12间距的一半，以确保所述氧化硅层14不会将相邻两所述有源区12相连接。作为示例，形成所述氧化硅层14的所述含硅材料层13的晶格结构包括多晶结构和非晶结构的其中之一。在一示例中，所述含硅材料层13可以包括多晶硅层；所述多晶硅层的厚度可以小于等于150埃，即所述多晶硅层的厚度大于0埃且小于等于150埃；当然，在其他示例中，所述多晶硅层的厚度可以根据实际需要进行设定，但需要确保所述含硅材料层13不会将相邻所述有源区12相连接。在另一示例中，形成所述氧化硅层14的所述含硅材料层13还可以包括氮化硅层，所述氮化硅层的厚度小于等于200埃，即所述氮化硅层的厚度大于0埃且本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，所述半导体结构包括：半导体衬底；有源区，位于所述半导体衬底内；浅沟槽，位于所述半导体衬底内，且位于所述有源区之间；及，氧化硅层，位于所述浅沟槽内，且至少覆盖于所述浅沟槽的底部及所述有源区的侧壁上。

【技术特征摘要】
1.一种半导体结构，其特征在于，所述半导体结构包括：半导体衬底；有源区，位于所述半导体衬底内；浅沟槽，位于所述半导体衬底内，且位于所述有源区之间；及，氧化硅层，位于所述浅沟槽内，且至少覆盖于所述浅沟槽的底部及所述有源区的侧壁上。2.根据权利要求1所述的半导体结构，其特征在于：所述氧化硅层的厚度小于最邻近两所述有源区间距的一半。3.根据权利要求1所述的半导体结构，其特征在于：所述氧化硅层还覆盖于所述有源区的上表面。4.根据权利要求1所述的半导体结构，其特征在于：所述氧化硅层的厚度小于等于200埃。5.根据权利要求1所述的半导体结构，其特征在于：所述半导体结构还包括含硅材料层，所述含硅材料层位于所述氧化硅层与所述有源区之...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34