用于三维装置的镶嵌式导体的半导体装置及其形成方法制造方法及图纸

本发明专利技术公开了一种用于三维装置的镶嵌式导体的半导体装置及其形成方法，该方法沉积一内衬在多个间隔开的有源层叠层之上；一绝缘材料形成于内衬之上、多个间隔开的叠层之上和之间；绝缘材料内的多个沟道交错排列在多个间隔开的有源条叠层之上，在有源条叠层之间的沟道底部和间隔开的有源条叠层的一侧壁之上留下内衬的至少一残余物；选择性地移除沟道底部和间隔开的有源条叠层的侧壁上的内衬残余物；然后以导体或半导体材料填充多个沟道以形成镶嵌结构。

【技术实现步骤摘要】

本专利技术是关于一种高密度集成电路装置。根据本专利技术实施例，特别是关于提供用于三维高密度装置中连接至多层平面的导体的一种半导体装置及其形成方法。
技术介绍
三维(3D)存储装置的特征为有多层结构，其中的每一层可包括存储单元的平面阵列。用于三维存储装置中连接至多层平面的导体，例如是一高密度字线或位线结构，可能会造成制作三维存储装置的难度。
技术实现思路
对于一些三维叠层的集成电路装置，用于多个存储单元内的多个有源层，例如是多条位线或是字线，系叠层成间隔开的多个脊状结构且沿一第一方向延伸排列。在此种结构中，互补的多条字线或位线可配置为包括多个镶嵌特征(damascene features)，镶嵌特征位于脊状物之间具有高长宽比的一个或多个沟道内，沟道沿一第二方向排列，第二方向例如是垂直于第一方向。镶嵌导体可通过以一内衬材料内衬间隔开的脊状物，接着在间隔开的脊状物形成绝缘填充材料来形成。多个开口例如是交错在间隔开的脊状物之上的沟道是使用第一刻蚀工艺形成在绝缘填充材料内。间隔开的脊状物位于沟道内的侧壁被暴露出来，且至少一部分的内衬材料仍留在间隔开的脊状物的侧壁上。在选择性的第二刻蚀工艺中，包括在沟道底部角落的内衬具有比绝缘填充材料高的刻蚀速率。剩下的内衬材料可通过暴露于放射线，例如是能量化的粒子，进一步的弱化(weakened)。因为被弱化，位在间隔开的脊状物之间和角落内的剩下的内衬材料在第二刻蚀工艺，例如是湿刻蚀工艺中，可优先的被移除。因此，形成的沟道具有更平坦的角落和更垂直的壁(相对于衬底表面)，这是因为第二刻蚀工艺对于绝缘填充物的刻蚀效果较差，而使用第二刻蚀工艺可达到从沟道内移除内衬，且绝缘填充物暴露于第一刻蚀工艺的时间较短。对于导体结构而言沟道可用作镶嵌铸模，导体结构是沉积在沟道内以形成一镶嵌导体。导电材料可以例如是金属材料、半导体材料或是材料的组合。因此，形成的镶嵌导体可在三维存储器中作为位线或字线。在这种三维存储器中，存储器单元是设置在多个叠层的位线或字线及与其相交的多个字线或位线的多个交叉点。相对于已知技术，本专利技术提供的方法可达成许多好处。举例来说，本专利技术的方法可应用来形成高长宽比的导体，高长宽比的导体具有期望的平坦角落和实质上垂直的壁，因此保持每个间隔开的叠层的侧面。不同的其他观点和好处被描述于说明书与后述权利要求范围。附图说明图1绘示包括镶嵌导体结构的三维存储器的透视图。图2至图11、图2A至图7A、图9A至图11A、图6B、图6C、图7B、图7C、图7D、图9B至图11B和图9C至图11C绘示一种形成用于三维存储装置中镶嵌导体结构的方法的多个阶段。图12绘示一种用于三维存储装置中的镶嵌导体结构的工艺流程图。【符号说明】106、206、207：叠层200、1500：存储装置202：衬底203、1502：绝缘层204：有源材料208：上盖层210：间隙211、704：角落302：内衬402、1516、1518、1520、1522：绝缘材料602：掩模702、1534：沟道703：残留706：壁708：角度710：衬底表面712：第一线714：第二线802-1、802-2：离子或粒子1102：导体材料1200：流程图1204、1206、1208、1210、1212、1214、1216、1218、1220：步骤1504、1506：平面1508、1510、1512、1514：有源条1524：层1526、1528：镶嵌导体1530、1532：硅化物A-A、B-B、C-C：剖面线WL：字线BL：位线具体实施方式各种实施例是搭配图式进行详细说明，以下说明将典型地参照特定的结构实施例与方法。可以理解的是，此处特别揭露的实施例和工艺，并非对本专利技术欲保护的范围做限缩，本专利技术可使用其他特征、元件、方法与实施例来进行。较佳实施例是用以描述本专利技术，并非对本专利技术欲保护的范围做限缩，本专利技术的保护范围当视随附的权利要求范围所界定的为准。本发明所属
中具有通常知识者可以理解后述说明中各种均等物的变化，不同实施例中的相似元件是以相似的元件符号标示。图1绘示一实施例的包括镶嵌导体的一种三维(3D)存储装置1500的透视图。为了较佳地描述存储叠层、镶嵌导体结构以及其他结构，各种绝缘材料未被绘示在图中。如图中所示，三维存储装置1500是形成覆盖在一衬底之上，衬底具有形成于其上的绝缘层1502。衬底可包括一或多个集成电路和其他结构。图式中仅绘示出两个平面1504和1506，但平面的数量可以被延伸至任何数量为N个的层，N是一个具有数值大于1的一个整数。在一些例子中，平面的数量可以等于2、4、8、16、32或通常是2进位密码(binary decoding)的平面，也就是2n层。如图中所示，三维存储装置包括以绝缘材料1516、1518、1520和1522隔开的有源条(active strips)叠层1508、1510、1512和1514(有源条例如是位线BLn)。在所述的实施例中，有源条各自包括适合作为一通道区域的半导体材料。如图中所示，多个叠层是脊状(ridge-shaped)且在Y轴上延伸，使得有源条1508、1510、1512和1514可被用作快闪存储单元串(flash memory cell strings)组成中包括通道区域的主体，快闪存储单元串例如是水平与非门串(horizontal NAND string)。在其他实施例中，有源条可配置为垂直与非门(NAND)串构造中的字线。举例来说，记载于美国专利公开案第2012/0182808号案，申请于2011年1月19日，专利技术名称为「存储装置、其制造方法与操作方法(Memory Device，Manufacturing Method And Operating Method Of The Same)」，专利技术人为吕函庭、陈士弘的美国专利是本申请案的受让人所共同拥有且在此作为参照(incorporated by reference)。用于存储单元串时，第一存储平面(memory plane)1504中的有源条1508和1512可作为通道区域。用于存储器单元串时，第二存储平面1506中的有源条1510和1514可作为通道区域。如图中所示，在这个例子中存储本文档来自技高网...

【技术保护点】
一种在三维电路中形成导体的方法，包括：提供一衬底，该衬底具有多个间隔开的有源条(active strips)叠层；沉积一内衬(lining)于这些间隔开的有源条叠层之上；沉积一绝缘填充材料于该内衬之上、这些间隔开的有源条叠层之上与之间；以一第一刻蚀工艺形成多个沟道于该绝缘填充材料内，这些沟道交错排列在这些间隔开的有源条叠层之上；以一第二刻蚀工艺移除暴露在这些沟道内的该内衬；以及以一导体或一半导体材料填充这些沟道以形成多个镶嵌导体结构。

【技术特征摘要】
2013.03.14 US 61/781,0151.一种在三维电路中形成导体的方法，包括：
提供一衬底，该衬底具有多个间隔开的有源条(active strips)叠层；
沉积一内衬(lining)于这些间隔开的有源条叠层之上；
沉积一绝缘填充材料于该内衬之上、这些间隔开的有源条叠层之上与
之间；
以一第一刻蚀工艺形成多个沟道于该绝缘填充材料内，这些沟道交错
排列在这些间隔开的有源条叠层之上；
以一第二刻蚀工艺移除暴露在这些沟道内的该内衬；以及
以一导体或一半导体材料填充这些沟道以形成多个镶嵌导体结构。
2.根据权利要求1所述的方法，其中在该第二刻蚀工艺中，该内衬
具有比该绝缘填充材料快三倍的一刻蚀速率。
3.根据权利要求1所述的方法，其中该内衬包括一第一硅氧化物，
该绝缘填充材料包括一第二硅氧化物。
4.根据权利要求1所述的方法，其中所述的沉积该内衬的步骤包括
以一等离子体辅助化学气相沉积法(PECVD)形成一硅氧化物。
5.根据权利要求1所述的方法，其中所述的沉积该绝缘填充材料的
步骤包括采用四乙基正硅酸盐(TEOS)以施行一化学气相沉积步骤。
6.根据权利要求1所述的方法，其中该第二刻蚀工艺包括一缓冲氧
化刻蚀。
7.根据权利要求1所述的方法，其中该第二刻蚀工艺包括以放射线
先弱化该内衬任何的残余物，然后再刻蚀该内衬。
8.根据权利要求7所述的方法，包括以一离子注入器传递该放射线。
9.根据权利要求8所述的方法，其中该放射线包括一惰性气体的多
个能量化的粒子(energized particles)。
10.根据权利要求1所述的方法，其中该第二刻蚀工艺包括一缓冲氧
化刻蚀工艺，该缓冲氧化刻蚀工艺使用一氢氟酸缓冲剂(buffered 
hydrofluoric acid)，该氢氟酸缓冲剂包括含铵(NH4+)成分，含氟(F-)成
分，含氢离子(H+)成分，和含氢氧离子(OH-)成分。
11.根据权利要求1所述的方法，其中在该第二刻蚀工艺中，该内衬
相对于该绝缘填充材料的一刻蚀选择率是大于3。
12.一种根据权利要求1所述的方法制造的半导体装置。
13.一种半导体装置，包括：
一衬底，具有多个间隔开的有源条叠层；
一绝缘填充材料，具有一内衬位于这些间隔开的有源条叠层之上；以
及
多个镶嵌结构，包括一导体材料设置在穿透该绝缘填充材料的多个沟
道中，其中在这些沟道中的该内衬是完全地被移除，该内衬包括一材料，...

【专利技术属性】
技术研发人员：邱家荣，李冠儒，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71